polling delayとは 意味・読み方・使い方

To suppress a fixed delay time which is always generated by reducing an influence of fluctuations generated on a network and changing the transmission timing of polling packets by adjusting transmission intervals of the polling packets.例文帳に追加

ポーリングパケットの送信間隔を調整することにより、ネットワークで発生した揺らぎの影響を少なくするとともに、ポーリングパケットの送信タイミングを変更することにより、常に発生する一定の遅延時間を抑制すること。 - 特許庁

That is, response to a polling call from the POS register side is obtained in different response delay time from the radio IC card 10 attached to the plural merchandise so that the possibility of the collision of response can be sharply reduced.例文帳に追加

すなわち、ＰＯＳレジ側からのPolling 呼び掛けに対して、複数の商品に添付される無線ＩＣカード１０から上記互いに異なる応答遅延時間遅れて応答されるので、応答が衝突する可能性が非常に低くなる。 - 特許庁

To solve the problem that communication control becomes complicated when using random access together for suppressing delay that is the problem of a polling system, in an access system of radio communication.例文帳に追加

無線通信のアクセス方式において、ポーリング方式の課題である遅延を抑制するためにランダムアクセスを併用する場合に通信制御が複雑と成る。 - 特許庁

Since the start address for the succeeding polling period is generated differently in the ascending order from the start address of the preceding polling period, the retrieval of the physical layer device can be executed in average so as to prevent a delay in data transfer and missing data.例文帳に追加

先のポーリング期間の開始アドレスに対して、次のポーリング期間の開始アドレスを、異なるアドレスから昇順に発生させるので、物理層デバイスの検索を平均的に実行でき、データ転送の遅れや、データ喪失を防ぐことができる。 - 特許庁

To suppress a delay time by avoiding polling collision under a wireless network having one or more communication areas wherein interference occurs in the same frequency.例文帳に追加

同一周波数で干渉が生じる１以上の通信エリアを有する無線ネットワーク下において、ポーリングの衝突を回避し、遅延時間を抑えることを目的とする。 - 特許庁

Each of the client wireless stations 2-1 to 2-N utilizes a new transmission delay time notified by each polling to set its time on the basis of a simultaneous time setting command from the monitor master and server wireless station 1.例文帳に追加

クライアント無線局２−１、〜、２−Ｎの各々は、ポーリング毎に通知される新しい伝送遅延時間を利用して、監視マスタ兼サーバ無線局からの一斉の時刻設定指令に基づいて、時刻を設定する。 - 特許庁

To provide a delay locked loop capable of increasing an operating frequency of a DRAM even when a frequency of an input clock increases, by ensuring operating margin that can generate a rising/polling out enable signal R/FOUTEN by a second DLL clock FCLK_DLLOE.例文帳に追加

入力クロックの周波数が高まっても、第２ＤＬＬクロックＦＣＬＫ＿ＤＬＬＯＥにより、ライジング／ポーリングアウトイネーブル信号Ｒ／ＦＯＵＴＥＮを生成することができる動作マージンを確保することにより、ＤＲＡＭの動作周波数を高めることができる遅延固定ループを提供すること。 - 特許庁

To provide a delay fixed loop capable of increasing an operating frequency of a DRAM, even when a frequency of an input clock increases, by securing operating margin which allows generation of a rising/polling out enable signal R/FOUTEN using a second DLL clock FCLK_DLLOE.例文帳に追加

入力クロックの周波数が高まっても、第２ＤＬＬクロックＦＣＬＫ＿ＤＬＬＯＥにより、ライジング／ポーリングアウトイネーブル信号Ｒ／ＦＯＵＴＥＮを生成することができる動作マージンを確保することにより、ＤＲＡＭの動作周波数を高めることができる遅延固定ループを提供すること。 - 特許庁