staggered typeとは 意味・読み方・使い方

METHOD OF MANUFACTURING MICROPROBE GUIDE, MICROPROBE UNIT USING MICROPROBE GUIDE, AND STAGGERED TYPE MICROPROBE UNIT例文帳に追加

マイクロプローブガイドの製造方法、マイクロプローブガイドを用いるマイクロプローブユニット及び千鳥配置型マイクロプローブユニット - 特許庁

To improve the field effect mobility of a TFT in a reversely-staggered type TFT using amorphous silicon.例文帳に追加

アモルファスシリコンを用いる逆スタガ型のＴＦＴにおいて、ＴＦＴの電界効果移動度を向上させる。 - 特許庁

By this configuration, the roll straitening apparatus can be easily changed from/to the staggered type roll straitening apparatus to/from the opposed type roll straitening apparatus, and can be manufactured at a low production cost.例文帳に追加

これによって、千鳥型のロール矯正装置と対向型のロール矯正装置とに変更することができ、その変更を容易にすることができ、安い製造コストで装置を作ることができる。 - 特許庁

A line type inkjet printer includes a line type inkjet head 3 constituted by supporting a plurality of head units 2 that are arranged in two rows along a main scanning direction in a staggered configuration by a housing 6.例文帳に追加

ライン型のインクジェットプリンタは、複数のヘッドユニット２が主走査方向に沿って２列に千鳥状に配列された状態でハウジング６に支持されて構成されたライン型のインクジェットヘッド３を有している。 - 特許庁

The main room (zashiki, a room or place floored with tatami mats) consisted of toko and chigaidana (set of staggered shelves) in front, tsukeshoin or hirashoin (one type of window used in a shoin style room) on the side of veranda, and chodaigamae (a built-in ornamental doorway found in the raised area of a formal style reception suite) on the opposite side.発音を聞く 例文帳に追加

主室（座敷）の構成は、正面に床と違棚を設け、縁側寄りに付書院または平書院を設け、反対側に帳台構を造った。 - Wikipedia日英京都関連文書対訳コーパス

People focused on the characteristic of Kaisho having the Tsukeshoin (a type of window), Chigaidana (a set of staggered shelves), oshiita, the place to decorate with karamono and equipment that would lead to the later Shoinzukuri (architecture of a study room), but it is the adjoining small room that has those items.発音を聞く 例文帳に追加

会所では、付書院とか違い棚とか押板とか、唐物の飾りの場としての性質、後世の書院造につながる設備が注目されるが、そういったものがあるのは、附属の小部屋である。 - Wikipedia日英京都関連文書対訳コーパス

To remove factors that increase the semiconductor chip size in a CSP (Chip Size Package) type semiconductor device which adopts POE (Pad On Element) technique and staggered electrode pad arrangement.例文帳に追加

ＰＯＥ（Pad On Element）技術と千鳥状の電極パッド配列とを採用したＣＳＰ（Chip Size Package）型の半導体装置において、半導体チップのサイズ増大要因をなくす。 - 特許庁

To remove factors that increase the semiconductor chip size in a CSP (Chip Size Package) type semiconductor device which adopts POE (Pad On Element) technique and staggered electrode pad arrangement.例文帳に追加

ＰＯＥ（Ｐａｄ Ｏｎ Ｅｌｅｍｅｎｔ）技術と千鳥状の電極パッド配列とを採用したＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）型の半導体装置において、半導体チップのサイズ増大要因をなくす。 - 特許庁