ノア回路の英語

電圧供給回路２４０のノア回路２４１は階調データＤｘ１の各ビットが黒表示を示す「０」の場合に、これを検知して出力信号をアクティブにする。例文帳に追加

When each bit of gradation data Dx 1 is a "0" showing the black display, a NOR circuit 241 of a voltage supply circuit 240 detects the status and activates an output signal. - 特許庁

クロック取り込み制御回路３０において、第１及び第２のＣＭＯＳトランスミッションゲート１１，１３のオンオフを制御するノア回路３１に、前々段のシフトレジスタ・ユニットの出力を入力した。例文帳に追加

In a clock take-in control circuit 30, an output of a stage before previous stage shift register unit is inputted to a NOR circuit 31 which controls on/off of first and second CMOS transmission gates 11 and 13. - 特許庁

各単位回路に設けられたノア回路は、シフトレジスタ５０からのシフト信号ＳＲ１〜ＳＲ４１に基づいてデータ信号Ｄ１〜Ｄ８９の書込期間を指示するサンプリング信号を生成する。例文帳に追加

NOR circuits provided in the unit circuits generate sampling signals to indicate writing periods of the data signals D1 to D89 on the basis of shift signals SR1 to SR41 from the shift register 50. - 特許庁

ノア回路220〜22mは、各々冗長ワード選択信号RD0〜RDm,冗長ワード選択信号RW0〜RWm,テスト信号T4の少なくとも1つが「H」レベルの場合、「L」レベルの信号WD0を出力する。例文帳に追加

When at least one of redundant word select signals RD0-RDm, redundant word select signals RW0-RWm and test signal T4 is 'H' level, NOR circuits 220-22m output a signal WD0 at 'L' level. - 特許庁

同期インタバルタイマ１１はアンド回路７からの信号が入力されるとカウントアップを開始し、キャリーアウトを出力すると、この信号がノア回路１２を経て同期要求レジスタ８に入力され、自分の同期要求を取消し、同時にマイナサイクルタイマ１４に再ロードする。例文帳に追加

A synchronous interval timer 11 starts counting when a signal form the circuit 7 is inputted, and when carry out is outputted, this signal is inputted to a synchronous request register 8 through a NOR circuit 12, a self-synchronous request is canceled, and it is simultaneously reloaded to a minor cycle timer 14. - 特許庁

ノア型ダイナミック回路２の出力ノード６が電荷を保持している状態で、ナンド型ダイナミック回路７の出力ノード８が電荷を放電した時に生ずる、出力ノード６と出力ノード８との間に形成されるカップリング容量による出力ノード６の電圧低下を補償する補償回路１１を設けた。例文帳に追加

This semiconductor integrated circuit is provided with a compensation circuit, which compensates for the voltage drop of the output node 6 caused by the coupling capacity formed between the output node 6 and an output node 8, which arises when the output node 8 of the NAND-type dynamic circuit 7 discharges the charge, when the output node 6 of the NOR dynamic circuit 2 is keeping charge. - 特許庁

前段のシフトレジスタ・ユニットの出力がロウレベルからハイレベルに変化すると、ノア回路３１の出力はロウレベルに変化し、これを受けて、第１及び第２のＣＭＯＳトランスミッションゲート１１，１３がオンする。例文帳に追加

When the output of a previous stage shift register unit is changed to a high level from a low level, the output of the NOR circuit 31 is changed to a low level and the first and the second CMOS transmission gates 11 and 13 are turned on. - 特許庁

タイミングパルスの各出力ラインに、当該出力ラインに供されるタイミングパルスと、該タイミングパルスにて書き込みが行われるデータ信号線ＳＬを予備充電するための予備充電用パルスとが入力されるノア回路ＮＯＲが備えられている。例文帳に追加

For each output line for timing pulses, a NOR circuit NOR is provided which inputs the timing pulses supplied to the output line and pulses for precharging a data signal line SL for writing with the timing pulses. - 特許庁