「"multiple selection"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

In addition, bus collision due to the multiple selection is prevented by activating only the output buffer of one memory block in the initials state.例文帳に追加

また初期状態はただひとつのメモリブロックの出力バッファのみ活性化することにより多重選択によるバス衝突を防ぐ。 - 特許庁

To provide an acoustic apparatus having a multiple selection function in which sound signals outputted from a plurality of acoustic equipment are mixed to be simultaneously outputted while being multiplexed or selected.例文帳に追加

複数個の音響機器から出力されるサウンド信号を混合して同時に出力されるようにし、多重又は選択的に出力することができるようにする多重選択機能を有する音響装置を提供する。 - 特許庁

Single/multiple selection of word lines and boosting voltage are controlled with a control circuit 14 on the basis of a discrimination result of a comparing circuit 22 for comparing information stored in a register 21 with a row address.例文帳に追加

ワード線の単一・多重選択及び昇圧電圧は、レジスタ２１に格納した情報と、行アドレスとを比較する比較回路２２の判定結果に基づいて制御回路１４により制御される。 - 特許庁

To provide a semiconductor memory in which a test time of a word line multiple selection test is shortened and stable operation can be performed, in a semiconductor memory constituted of a plurality of blocks.例文帳に追加

複数のブロックで構成される半導体記憶装置において、ワード線多重選択試験の試験時間を短縮し、かつ安定した動作を可能とする半導体記憶装置を提供する。 - 特許庁

The selection part executes multiple selection processes for selecting multiple groups respectively including one or more learning samples from a learning sample storage part for storing multiple learning samples each of which is classified into any one of multiple categories.例文帳に追加

選択部は、各学習サンプルが複数のカテゴリのいずれかに分類される複数の学習サンプルを記憶する学習サンプル記憶部から学習サンプルを１以上含むグループを複数選択する選択処理を複数回行う。 - 特許庁

When the CPU 11 outputs a prescribed writing address, a multiple selection signal output circuit 19 outputs a signal for simultaneously selecting two or more resources from the plurality of resources 12-14 on the basis of a decoded signal outputted from an address decoder 15.例文帳に追加

多重選択信号出力回路１９は、ＣＰＵ１１が所定の書き込みアドレスを出力した場合に、アドレスデコーダ１５により出力されるデコード信号に基づいて、複数のリソース１２〜１４の内２つ以上を同時に選択する信号を出力する。 - 特許庁

The generation part executes multiple selection processes for selecting multiple groups respectively including one or more learning samples from a learning sample storage part, learns identification criterion with respect to each of the selected groups, and executes a generation process for generating evaluation criterion including multiple identification criteria.例文帳に追加

生成部は、学習サンプル記憶部から学習サンプルを１以上含むグループを複数選択する選択処理を複数回行い、選択した複数のグループ毎に識別基準を学習し、複数の識別基準を含む評価基準を生成する生成処理を行う。 - 特許庁

To surely prevent multiple selection of a write/erasure execution bank and a read execution bank in starting and finishing write/erasure operation, and in switching temporary interruption and recovery, in a flash memory in which the write/erasure operation and read operation can be simultaneously executed.例文帳に追加

書き込み／消去動作と読み出し動作を同時実行可能なフラッシュメモリで、書き込み／消去動作の開始時や終了時、一時中断や復帰時の切換時に、書き込み／消去実行バンクと読み出し実行バンクの多重選択を確実に防止する。 - 特許庁

A sense amplifier 8 amplifies cell information read out based on selection of a word line, a block control circuit 21 is provided with a word line multiple selection function selecting simultaneously a plurality of word lines in a plurality of blocks, a sense amplifier driving circuit 22 controls activation and de-activation of the sense amplifier 8 based on an output signal of the block control circuit 21.例文帳に追加

センスアンプ８は、ワード線の選択に基づいて読み出されるセル情報を増幅し、ブロック制御回路２１は複数のブロック内の複数本のワード線を同時に選択するワード線多重選択機能を備え、センスアンプ駆動回路２２はブロック制御回路２１の出力信号に基づいて、センスアンプ８の活性化及び不活性化を制御する。 - 特許庁

To prevent a malfunction due to multiple selection between a disconnected word line and a normal word line easy to occur when wiring of a low resistance side is disconnected in a semiconductor memory of a word-suspension structure connecting here and there the wiring that the word line is formed on a wiring layer of low resistance and the wiring formed on the wiring layer of high resistance and making parallel them.例文帳に追加

ワード線が、抵抗の低い配線層に形成された配線と、抵抗の高い配線層に形成された配線とを所々で接続して並列にした、「ワード吊り」構造の半導体記憶装置において、低抵抗側の配線が断線したときに生じやすい、断線ワード線と正常ワード線との間の多重選択による誤動作を防止する。 - 特許庁

To provide a semiconductor memory strengthening resistance due to the coupling noise of a memory bus without producing area penalty by a holding circuit in the capacity development of the memory so as to connect a plurality of memory blocks in the same memory bus, and without producing bus collision by the multiple selection of the two or more memory blocks in an initial state.例文帳に追加

同一のメモリバスに複数のメモリブロックを接続するようなメモリの容量展開においてホールド回路によるエリアペナルティを発生させず、かつメモリバスのカップリングノイズによる耐性を強くし、また初期状態においても二つ以上のメモリブロックの多重選択によるバス衝突を起こさない半導体メモリを提供する。 - 特許庁

A plurality of terminals among the large number of terminals can be connected in common, and the control register REG allows a plurality of control signals CS_0, CSW_1, CSW_2 to be nearly simultaneously set at selection level to perform multiple selection of a plurality of analog switches SW_0, SW_1, SW_2 corresponding to a plurality of terminals connected in common.例文帳に追加

多数の端子の複数の端子は共通接続可能とされて、共通接続の複数の端子に対応する複数のアナログスイッチＳＷ_0、ＳＷ_1、ＳＷ_2を多重選択するために、制御レジスタＲＥＧは複数の制御信号ＣＳ_0、ＣＳＷ_1、ＣＳＷ_2を略同時に選択レベルに設定可能とする。 - 特許庁