「ゲートリーク電流」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

絶縁膜１１はゲートリーク電流の低減に寄与する。例文帳に追加

The insulation film 11 contributes to a decrease in the gate leak current. - 特許庁

電流コラプスを低減し、ドレイン電流を増大しながら、ゲートリーク電流を減少できるようにする。例文帳に追加

To reduce gate leakage current while reducing current collapse and increasing drain current. - 特許庁

ゲートリーク電流および電流コラプスの少ない窒化物半導体装置を提供する。例文帳に追加

To provide a nitride semiconductor device having less gate leakage current and fewer current collapse. - 特許庁

プラズマ窒化方法において、ゲートリーク電流の面内バラツキの小さい窒化膜を形成する。例文帳に追加

To form a nitride film where gate leakage current variations in a surface are small in a plasma nitriding method. - 特許庁

ゲートリーク電流の計算方法、デバイスシミュレーション方法およびＭＯＳ型半導体装置。例文帳に追加

METHOD FOR CALCULATING GATE LEAD CURRENT, DEVICE SIMULATION METHOD AND MOS-TYPE SEMICONDUCTOR - 特許庁

このため、待機モード時においてすべてのワード線ドライバ３にゲートリーク電流が流れなくなる。例文帳に追加

Thereby, a gate leak current does not flow in all word line drivers 3 in the standby mode. - 特許庁

ゲートリーク電流の増加が抑制された信頼性の高い電界効果トランジスタを提供する。例文帳に追加

To provide a field effect transistor having high reliability in which increase of gate leak current is suppressed. - 特許庁

ゲートリーク電流を低減できる、窒化物電子デバイスを作製する方法を提供する。例文帳に追加

To provide a method of fabricating a nitride electronic device by which a gate leakage current is reduced. - 特許庁

ゲートリーク電流を抑制することが可能な半導体装置を提供すること。例文帳に追加

To provide a semiconductor device capable of suppressing a gate leak current. - 特許庁

従って、電子蓄積が抑制され、ゲートリーク電流を減少することが可能となる。例文帳に追加

Electron accumulation is therefore suppressed to reduce the gate leakage current. - 特許庁

ゲートリーク電流および閾値電圧が低く、ＣＭＯＳ構造を有する半導体装置を提供する。例文帳に追加

To provide a semiconductor device with a CMOS structure in which a gate leakage current and a threshold voltage are low. - 特許庁

キャリアのエネルギー分布を考慮してゲートリーク電流を計算し、この計算結果からゲートリーク電流が最小となるゲート絶縁膜を予測して、微細トランジスタに適したゲート絶縁膜を決定する。例文帳に追加

To determine a gate insulating film suitable for a fine transistor by predicting a gate insulating film whose gate leak current is minimized from the calculation result of the gate leak current with the energy distribution of a carrier taken into consideration. - 特許庁

Ｐウエル５１＿０、５１＿２、５１＿４はゲートリーク電流測定回路１８の入力端子に接続し、Ｐウエル５１＿１、５１＿３はゲートリーク電流測定回路１９の入力端子に接続する。例文帳に追加

The P wells 51_0, 51_2 and 51_4 are connected to an input terminal of a gate leak current measuring circuit 18, and the P wells 51_1, 51_3 are connected to an input terminal of a gate leak current measuring circuit 19. - 特許庁

電流コラプスを抑制し、且つゲートリーク電流を低減するヘテロ接合電界効果トランジスタの製造方法の提供を目的とする。例文帳に追加

To provide a manufacturing method of a heterojunction field effect transistor that suppresses current collapse and reduces gate leakage current. - 特許庁

電流コラプスを抑制し、且つゲートリーク電流を低減するヘテロ接合電界効果トランジスタとその製造方法の提供を目的とする。例文帳に追加

To provide a hetero junction field-effect transistor that suppresses current collapse and reduces a gate leakage current, and to provide a method of manufacturing the same. - 特許庁

電流コラプス現象およびゲートリーク電流を抑制することが可能な電界効果トランジスタを提供する。例文帳に追加

To provide a field-effect transistor capable of suppressing current collapse phenomenon and gate leakage current. - 特許庁

高周波数動作が可能で、ゲートリーク電流や電流コラプスを抑制できる窒化物半導体装置を提供する。例文帳に追加

To provide a nitride semiconductor device capable of operating with a high frequency and capable of preventing gate leakage current and current collapse. - 特許庁

ゲートキャパシタに起因するゲートリーク電流を含み得る電流リークを補償するためのＰＬＬシステムおよび方法。例文帳に追加

To provide a PLL system and its method for compensating current leak which may include gate-leak current attributable to a gate capacitor. - 特許庁

ここで、そのゲートリーク補償回路を構成するカレントミラー回路は、参照電流を受けるノードを有している。例文帳に追加

The current mirror circuit composing the gate leak compensation circuit has a node that receives the reference current. - 特許庁

ショットキーゲート電極で制御する半導体装置において、ゲートリーク電流を低減することができる半導体装置を提供する。例文帳に追加

To provide a semiconductor device which is controlled by a Schottky gate electrode capable of decreasing a gate leakage current. - 特許庁

効率よく製造することが可能で、かつ、ゲートリーク電流を生じない薄膜トランジスタおよびその製造方法を提供する。例文帳に追加

To provide a thin film transistor which can be manufactured efficiently and generating no gate leak current, and its manufacturing method. - 特許庁

ＭＩＳ型半導体装置の基板とゲート電極との間に測定電圧を印加して、ゲートリーク電流を測定する。例文帳に追加

The leak current is measured by placing the measurement voltage across the substrate and the gate electrode of the semiconductor device. - 特許庁

ＭＩＳ型半導体装置の基板とゲート電極との間に測定電圧を印加して、ゲートリーク電流の初期値を測定する。例文帳に追加

An initial value of a gate leak current is measured by placing a measurement voltage across a substrate and a gate electrode of the semiconductor device. - 特許庁

ゲート絶縁膜と半導体層との間に良好な界面が形成され、ゲートリーク電流の小さい窒化物含有半導体装置を提供する。例文帳に追加

To provide a nitride-contained semiconductor device, in which a proper interface is formed between a gate insulating film and a semiconductor layer for less gate leakage current. - 特許庁

窒化物半導体電界効果トランジスタに関し、ゲートリーク電流を低減するとともに、優れた高出力特性を実現する。例文帳に追加

To reduce a gate leak current and to obtain a superior high output characteristic in a nitride semiconductor field effect transistor. - 特許庁

オン抵抗及びゲートリーク電流の小さいノーマリオフ特性を有し、且つ特性のばらつきが少ない電界効果半導体装置を提供する。例文帳に追加

To provide a field-effect semiconductor device having normally-off characteristics having a small on-state resistance and a gate leakage current and reduced dispersion of characteristics. - 特許庁

ソース・ドレイン領域の低抵抗化とゲートリーク電流の低減とを両立することのできる半導体装置の製造方法を提供する。例文帳に追加

To provide the manufacturing method of a semiconductor device capable of simultaneously performing both a decrease in resistance of source and drain areas and a decrease in gate leak current. - 特許庁

ゲートリーク電流が小さいノーマリオフ型の窒化物半導体電界効果トランジスタを提供する。例文帳に追加

To provide a normally off type nitride semiconductor field effect transistor small in a gate leakage current. - 特許庁

ゲートリーク電流が小さく、形成が容易なノーマリオフ特性を有するヘテロ接合型電界効果半導体装置を提供する。例文帳に追加

To provide a heterojunction field-effect semiconductor device with normally-OFF characteristics, which has a small gate leakage current and is easy to form. - 特許庁

コンタクト抵抗が小さくかつゲートリーク電流の少ないノーマリオフ型のヘテロ構造電界効果型トランジスタを提供する。例文帳に追加

To provide a normally-off type heterostructure field effect transistor of small contact resistance and less gate leakage current. - 特許庁

ＳＲＡＭセルのプルダウントランジスタのゲートリーク電流を測定することができるようにした半導体装置を提供する。例文帳に追加

To provide a semiconductor device, which allows measurement of a gate leak current of a pull-down transistor of SRAM cell. - 特許庁

このような構造にすることにより、ゲートリーク電流が小さいノーマリオフ型の窒化物半導体電界効果トランジスタを作製できる。例文帳に追加

Such a structure is obtained whereby the normally off type nitride semiconductor field effect transistor, whose gate leakage current is small, can be manufactured. - 特許庁

ゲート電極にバイアス方向バイアスを印加した際におけるゲートリーク電流を低減した窒化物半導体装置を実現できるようにする。例文帳に追加

To provide a nitride semiconductor device reducing a gate leakage current when a bias direction bias is applied to a gate electrode. - 特許庁

デバイス特性を維持し、ゲートリーク電流を低減できる電界効果トランジスタ及びその製造方法を提供する。例文帳に追加

To provide a field-effect transistor that maintains device characteristics and reduces a gate leakage current, and to provide a method of manufacturing the same. - 特許庁

トレンチゲート型トランジスタの製造方法において、ゲートリーク電流の発生を防止すると共に、ゲート容量を低減する。例文帳に追加

To prevent the occurrence of gate leakage current and to reduce gate capacitance, in a method of manufacturing a trench-gate type transistor. - 特許庁

ゲート絶縁膜１３０が最厚の第三トランジスタ１２３を高電圧で駆動し、ゲートリーク電流が微少な状態で高速に動作させる。例文帳に追加

A third transistor 123 where a gate insulation film 130 is thickest is driven with a high voltage, and is operated speedily while a gate leak current is small. - 特許庁

正孔濃度の高いｐ型金属酸化物半導体膜１２はノーマリオフ特性に寄与し且つゲートリーク電流の低減に寄与する。例文帳に追加

The p-type metal oxide semiconductor film 12, having concentration of holes which is h igh contributes to normally-off characteristics and a decrease in the gate leak current. - 特許庁

回路規模を増大させること無くゲートリーク電流を補償することが可能な補償回路を提供する。例文帳に追加

To provide a compensation circuit which is capable of compensating a gate leak current without increasing a circuit size. - 特許庁

ゲートリーク電流の発生や短絡等のような特性の劣化が抑制された半導体装置の製造方法を提供する。例文帳に追加

To provide a method of manufacturing a semiconductor device which is prevented from degradation of characteristics such as the occurrence of gate leakage current, short-circuits, etc. - 特許庁

寄生抵抗の増大を生じることなくゲートリーク電流を低減し、素子の耐圧を向上させることのできる半導体装置を提供する。例文帳に追加

To provide a semiconductor device wherein gate leakage current reduction and element voltage resistance improvement are achieved without an increase in parasitic resistance. - 特許庁

断面形状がＴ字型であるゲート電極を有する電界効果トランジスタにおいて、ゲートリーク電流を低減する。例文帳に追加

To reduce a gate leakage current of a field effect transistor comprising a gate electrode whose cross-section shape is T-like. - 特許庁

トレンチゲート型トランジスタにおいて、ゲートリーク電流の発生を防止すると共に、ゲート容量を低減する。例文帳に追加

To prevent the occurrence of a gate leak current and to reduce a gate capacitance in a trench gate type transistor. - 特許庁

トレンチゲート型トランジスタにおいて、ゲートリーク電流の発生を防止すると共に、ゲート容量を低減する。例文帳に追加

To provide a trench gate type transistor which is prevented from generating a gate leak current and reduced in gate capacity. - 特許庁

第二トランジスタ１２２はゲートリーク電流が微少な状態で低速に常時動作し、第一トランジスタ１２１はゲートリーク電流は微少でないが適宜休止しながら高速に動作するので、各トランジスタ１２１〜１２３が用途や性能に対応して最適化されている。例文帳に追加

The second transistor 122 constantly operates at a low speed while the gate leak current is small, and the first transistor 121 pauses appropriately while the gate leak current is not small and operates speedily, thus optimizing the transistors 121-123 according to applications and performance. - 特許庁

電流源から供給される参照電流に応答して、複数の定電流を生成するカレントミラー回路と、そのカレントミラー回路を構成する複数のトランジスタのゲートリーク電流を補償するための補償電流を生成する電流補償回路とを備えるゲートリーク補償回路を構成する。例文帳に追加

The gate leak compensation circuit comprises a current mirror circuit which responds to a reference current fed from a power source to generate a plurality of constant currents, and a current compensation circuit which generates compensation currents for compensating gate leak currents from a plurality of transistors composing the current mirror circuit. - 特許庁