「セットアーキテクチャ」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

異種の命令セットアーキテクチャ（ＩＳＡ）間でソフトウェアプログラムの移植を行うための方法及びそのための装置を提供する。例文帳に追加

To provide a method and apparatus for transplanting a software program between different kind of instruction set architectures(ISA). - 特許庁

従来のアセンブラを用いた新規の命令を含む命令セットアーキテクチャ用のアセンブリ言語コードをコンパイルする方法例文帳に追加

METHOD FOR COMPILING ASSEMBLY LANGUAGE CODE FOR INSTRUCTION SET ARCHITECTURE INCLUDING NEW INSTRUCTION USING CONVENTIONAL ASSEMBLER - 特許庁

パフォーマンスの高いソフトウエアエミュレーション環境を実現する命令セットアーキテクチャを提供する。例文帳に追加

To provide an instruction set architecture that achieves a software emulation environment with high performance. - 特許庁

命令長が固定長である命令セットアーキテクチャにおいても、命令の拡張を行うことを課題とする。例文帳に追加

To extend instructions even in an instruction-setting architecture in which an instruction length is a fixed length. - 特許庁

命令セットアーキテクチャの互換性を維持しながらマイクロプロセッサの速度及び効率を向上させる。例文帳に追加

To improve the speed and efficiency of a microprocessor while maintaining the interchangeability of instruction set architectures. - 特許庁

プロセッサ及びコウプロセッサのエレメントが、浮動小数点命令セットアーキテクチャを実行するように構成されている。例文帳に追加

The elements of a processor and a co-processor are constituted so that a floating point instruction set architecture can be executed. - 特許庁

３２ビット固定長命令セットアーキテクチャを実行するように構成されたプロセッサエレメント１２は、各１６ビット命令を１つ又は複数の３２ビット命令のシーケンスに変換することによって１６ビット固定長命令セットアーキテクチャと後方互換性がある。例文帳に追加

The processor element 12 constituted so as to execute the 32-bit fixed length instruction set architecture has the backward compatibility with the 16-bit fixed length instruction set by converting respective 16-bit instructions into one or plural sequences of 32-bit instructions. - 特許庁

本技法に基づく方法は、命令セットアーキテクチャ（ISA）を介して一つまたは複数の共有リソース・スレッド（シュレッド）を実行するためのプログラミング命令を受け取ることを含む。例文帳に追加

The method based on this technique includes receiving programming instructions to execute one or more shared resource threads (shreds) via an instruction set architecture (ISA). - 特許庁

本発明は、整数命令セットアーキテクチャを実行するために構成されたプロセッサエレメント、例えばマイクロプロセッサ又はマイクロコントローラに向けられる。例文帳に追加

This method is directed to a processor element constituted to execute integer instruction set architecture, for example, a microprocessor or a micro controller. - 特許庁

３２ビット長命令を持つ１６ビット命令セットアーキテクチャにおいて、３２ビット長命令を１クロックでデコードすることができるマイクロプロセッサを提供する。例文帳に追加

To provide a microprocessor decoding a 32 bit length instruction in one clock in a 16 bit instruction set architecture provided with the 32 bit length instruction. - 特許庁

本発明の課題は、異質なリソースを有する各命令セットアーキテクチャベースシーケンサの間の効果的な通信を可能にする方法、装置及びシステムに関する。例文帳に追加

To provide a method, a device, and a system allowing effective communication between respective instruction set architecture base sequencers having heterogeneous resources. - 特許庁

本発明の課題は、マイクロプロセッサアーキテクチャの命令セットアーキテクチャにおいて使用される効果的なベクトルマスク生成技術を提供することである。例文帳に追加

To provide an effective technique for generating a vector mask, which is used in instruction set architecture of microprocessor architecture. - 特許庁

本発明の課題は、異質なリソースを有する各命令セットアーキテクチャベースシーケンサの間の効果的な通信を可能にする方法、装置及びシステムに関する。例文帳に追加

To provide a method, a device, and a system for performing effective communication between instruction set architecture-based sequencers having heterogeneous resources. - 特許庁

プロセッサは、ソース命令セットアーキテクチャ（ＩＳＡ）命令は直接実行モードで直接処理され、エミュレーションエンジンが生成する変換済みコードはエミュレーション実行モードで処理される、という部分的なエミュレーションモデルで動作する。例文帳に追加

The processor operates in a partial emulation model in which source instruction set architecture (ISA) instructions are directly processed in the direct execution mode and translated code generated by an emulation engine is processed in the emulation execution mode. - 特許庁

プロセッサの命令セットアーキテクチャ（ＩＳＡ）仕様を解析するＩＳＡ仕様解析ステップ（Ｓ１０１）と、検証プログラムの生成に必要なデータを作成する検証プログラム生成データ作成ステップ（Ｓ１０３）と、前記データを用いて検証プログラムを生成する検証プログラム生成ステップ（Ｓ１０５）とを有する。例文帳に追加

This method is constituted by providing an ISA specification analyzing step S101 to analyze the ISA specification of a processor, a creating step S103 of verification program generation data to create data to be required for generation of the verification program and a verification program generating step S105 to generate the verification program by using the data. - 特許庁

方法及び装置は、マルチプロセッサシステムのプロセッサのセットのうちの１つ以上のプロセッサを使用して、ソフトウェアプログラムを第１の命令セットアーキテクチャ（ＩＳＡ）から第２のＩＳＡにページ単位で変換し、前記マルチプロセッサシステムその他の専用のプロセッサを使用して前記変換されたソフトウェアプログラムを実行する。例文帳に追加

The method and apparatus include: translating a software program by page units from a first instruction set architecture (ISA) into a second ISA using one or more processors of a set of the processors of a multi-processor system; and executing the translated software program by using the other dedicated processors of the multi-processor system. - 特許庁