「共有メモリ並列計算機」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

共有メモリ型スカラ並列計算機における多次元フーリエ変換の並列処理方法例文帳に追加

MULTI-DIMENSIONAL FOURIER TRANSFORM PARALLEL PROCESSING METHOD IN SHARED MEMORY SCALAR PARALLEL COMPUTER - 特許庁

共有メモリ型スカラ並列計算機における並列行列処理方法、及び記録媒体例文帳に追加

PARALLEL MATRIX PROCESSING METHOD IN SHARED MEMORY TYPE SCALAR PARALLEL COMPUTER AND RECORDING MEDIUM - 特許庁

共有メモリ型スカラ計算機に適した並列行列処理方法を提供する。例文帳に追加

To provide a parallel matrix processing method suitable for a shared memory type scalar computer. - 特許庁

ｏｒｄｅｒｉｎｇ生成方法、プログラム及び共有メモリ型スカラ並列計算機例文帳に追加

ORDERING GENERATION METHOD, PROGRAM, AND COMMON MEMORY TYPE SCALAR PARALLEL COMPUTER - 特許庁

共有メモリ型並列計算機において、共有メモリアクセス数の削減を目的とし、各プロセッサ要素内に配置される共有メモリのバッファリングを行う場合のバッファリング効率を高めることを目的とする。例文帳に追加

To enhance buffering efficiency when a shared memory to be arranged in respective processor elements is buffered by reducing the number of accesses to the shared memory in shared memory type parallel computers. - 特許庁

共有メモリ型スカラ計算機において、高速に固有値問題の演算が行える演算の並列処理方法を提供する。例文帳に追加

To provide a parallel processing method of an operation for performing the operation of an eigenvalue problem at a high speed in a shared memory scalar computer. - 特許庁

共有メモリ型スカラ計算機において、高速に逆行列の演算が行える演算の並列処理方法を提供する。例文帳に追加

To provide a parallel processing method of an operation for performing a parallel matrix operation at a high speed in a shared memory scalar computer. - 特許庁

分散共有メモリ型並列計算機において、逐次プログラムを並列化する際、データローカリティを高めて、並列プログラムの処理速度を高速化する。例文帳に追加

To improve data locality and to accelerate the processing speed of parallel programs in parallelizing consecutive sequence programs in a distributed shared memory type parallel computers. - 特許庁

分散共有メモリ型並列計算機において、最適なデータ分散を実現する並列プログラムを生成し、並列プログラムの処理速度を向上させる。例文帳に追加

To improve the processing speed of a parallel program by generating the parallel program actualizing optimum data decentralization with respect to decentralized common memory type parallel computers. - 特許庁

分散共有メモリ型の並列計算機システムにおいて動作させているアプリケーションプログラムのメモリアクセスの性質に左右されることなく、キャッシュメモリの機能を充分に発揮させ、効率的なデータ処理を進めることができるようにする。例文帳に追加

To advance an efficient data processing by sufficiently displaying the function of a cache memory irrelevantly to the properties of memory access by an application program running on a decentralized common memory type parallel computer system. - 特許庁

プロセッサと、共有メモリの一部と、メモリコントローラと、キャッシュとを有するノードを複数有し、各ノードは、各ノードに対応する相互結合網ルータにより結合された分散共有メモリ型並列計算機において、共有メモリとキャッシュのデータの一貫性を保ちつつ高速化を実現する。例文帳に追加

To speed up processing while keeping the consistency of data stored in a shared memory and a cache in a shared memory distribution type parallel computer having plural nodes each of which is provided with a processor, a part of the shared memory, a memory controller, and a cache and connecting respective nodes by inter-connection net routers corresponding to respective nodes. - 特許庁

キャッシュメモリまたは主記憶を共有する複数のプロセッサから構成される計算機システムに対して、ソースコードより最適な並列コードを生成する方法を提供する。例文帳に追加

To provide a method for generating an adequate parallel code from a source code to a computer system composed of a plurality of processors which share a cache memory or a main memory. - 特許庁

同期回数を減らし、共有メモリベクトル並列計算機上でランダムスパース行列とベクトルとの積を高速に実行可能な行列ベクトル積演算システムを提供する。例文帳に追加

To provide a matrix vector product operation system capable of reducing the number of times of synchronization and quickly calculating the product of a random sparse matrix and a vector on a shared memory vector parallel computer. - 特許庁

多数のプロセッサが任意のメモリに対して等しく高い性能でアクセス可能であり、キャッシュの整合性を保つためのハードウェア物量が小さく、かつプロセッサのエンハンスによるキャッシュ容量の増加に容易に対応可能な共有メモリ型並列計算機を提供する。例文帳に追加

To provide a shared memory parallel computer in which a plurality of processors are accessible to an arbitrary memory with equally high performance, there are fewer hardware materials for maintaining consistency of a cache, and an increase in cache capacity by enhancing the processor can easily be dealt with. - 特許庁

共有メモリ型並列計算機向けの並列化コンパイラにおける従来のループスケジューリングでは、異なるプロセッサが同一のキャッシュラインに含まれる配列要素の値を更新するフォールスシェアリングが起こり、キャッシュの無効化要求が発生して実行性能が低下する。例文帳に追加

To prevent the deterioration of actual performance due to the generation of a request for invalidating cache by preventing the false sharing, wherein different processors update the values of arrayed elements included in the same cache line at the time of the conventional loop scheduling for parallel executing compilers for a shared memory type parallel computer. - 特許庁

ソースプログラム１０１を入力として、スレッド間同期オーバーヘッド情報ファイル１０８とマシンサイクル数取得ライブラリ１０６を使用して、スレッドを並列処理の単位として共有メモリ型計算機上で実行可能なオブジェクトコード１０７を生成させるものであり、構文解析部１０３、並列化部１０４、コード生成部１０５から構成される。例文帳に追加

This compile device generates an object code 107 executable on a shared memory type computer with a thread as the unit of parallel processing by input of a source program 101 and using an inter-thread synchronous overhead information file 108 and the number of machine cycles acquisition library 106, and is constituted of a syntax analysis part 103, a parallelization part 104 and a code generation part 105. - 特許庁

共有メモリ型並列計算機を用いてスパースな正値対称行列のコレスキー分解あるいは修正コレスキー分解を行うにあたり、スパース行列が表す連立１次方程式が提示する問題における離散化された空間を、再帰的に２つの分割領域と、その間にある分割面とに分割する。例文帳に追加

When the Cholesky or modified Cholesky decomposition of the sparse positive definite symmetrical matrix is performed using common memory type parallel computers, discrete spaces of a problem that simultaneous linear equations, represented by the sparse matrix represent, present are each recursively divided into two divided regions and a division plane therebetween. - 特許庁