「1の補数」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

結果の実数の少数部とその１に対する補数との比から分数値を得る。例文帳に追加

As a result, a fractional value can be obtained from a ratio of a decimal part of an actual number and a complement to its 1. - 特許庁

また、乗数の１の立つ桁の方が多い場合、１の補数で乗算を行い、最後にデータ補正を行うことにより高速化を実現する。例文帳に追加

When digits of '1' of the multiplier are more than other digits, multiplication by a complementary number of '1' and data corrections are made lastly to speed up the operation. - 特許庁

また減算時には被減算数を置数Ｘに、減算数の２の補数を第３の置数Ｚとして設定し、置数Ｙは１とする。例文帳に追加

Also, at the time of performing subtraction, a number to be subtracted is set as the register X, and the complement of 2 of the subtracted is set as the third numeric Z, and the numeric Y is set so as to be 1. - 特許庁

チェックフレーム送信手段２１は、通信モジュール３に向けて、互いに補数となる２つのチェックフレームを中継バス１を介して送信する。例文帳に追加

A check-frame transmission means 21 transmits two check frames complementing each other towards a communication module 3 through the relay bus 1. - 特許庁

補正値算出手段２４は、パケット発生部２１が出力するパケットＰに対して、そのデータ部のデータについての１の補数和と付帯情報Ｈを挿入した場合のデータ部についての１の補数和との差分値を、チェックサム演算の基準値から減じて、その結果を補正値Ａとして求める。例文帳に追加

For a packet P outputted from the unit 21, a correction value calculator 24 subtracts a differential value between a sum of 1's complements of the data of the data section and a sum of 1's complements of the data section into which the appended information H is inserted, from a reference value of checksum operation to find its result as a correction value A. - 特許庁

前記判定データは電源印加時のＲＡＭの所定エリアの初期データ値の１の補数関係にあるデータ値を求めて、予め不揮発性メモリに書き込んだものであるので、正確な判定が行える。例文帳に追加

Concerning the discrimination data, a data value in the complement relation of '1' is obtained out of initial data values in the prescribed area of the RAM at the time of impressing power and previously written in the non-volatile memory so that exact discrimination can be performed. - 特許庁

第２のメモリ領域Ｂには，第１マイクロコントローラ１が学習した学習量と，その学習量の検査合計が，学習量の補数を伴わずに格納されている。例文帳に追加

In the second memory area B, the amount of learning which the first microcontroller 1 learns and the inspection sum of the amount of learning are stored without accompanying the complement of the amount of learning. - 特許庁

第１のメモリ領域Ａには，第１，２マイクロコントローラ１，２に共通の固有パラメータと，固有パラメータの検査合計が，固有パラメータの補数を伴わずに格納されている。例文帳に追加

In the first memory area A, an intrinsic parameter in common for first and second microcontrollers 1 and 2 and the inspection sum of intrinsic parameters are stored without accompanying the complement of the intrinsic parameter. - 特許庁

而して、このＭビット第３信号は第２信号からのビットが０である場合に送信され、また、Ｍビット第３信号の補数が、第２信号からのビットが１である場合に送信される。例文帳に追加

Then the M-bit 3rd signals are transmitted when bits from the 2nd signals are 0 and a complement of the M-bit 3rd signals is transmitted when the bits from the 2nd signals are 1. - 特許庁

第１のパルスから第２のパルスに切り替わる場合は、ロー信号を出力してからハイ信号を出力するようにスイッチ回路を制御することで、現在のカウント値を１の補数に変換させる。例文帳に追加

When switching from the first pulse to the second pulse, the switch circuits are controlled to output the high signal after outputting the low signal, and the current count value is converted into a complement of "1". - 特許庁

数値表現変換部２０は、ストレートバイナリ形式または２の補数形式のデータのデータを、連続する８ビットからなる２つのビットブロックに区分し、各ビットブロックのうち最上位ビットが「１」であるものについて、そのビットブロックの最上位ビット以外のビットを反転する。例文帳に追加

The numerical expression conversion part 20 divides the data of the straight binary form or complement form of '2' to two bit blocks each composed of continuous 8 bits and concerning the bit block having the most significant bit of '1', the bits of such a bit block are inverted except for the most significant bit. - 特許庁

乗算回路１は、入力信号Ａの２の補数、１倍、２倍の何れかの信号値と、入力信号Ａの２倍、４倍、８倍の何れかの信号値を加算することによって、入力信号Ａを１〜１０倍に乗算して出力信号Ｂとして出力する。例文帳に追加

This multiplication circuit 1 multiplies input signals A by 1-10 and outputs them as output signals B by adding the signal value of one of the two's complement, signal and double of the input signals A and the signal value of one of the double, quadruple and octuple of the input signals A. - 特許庁

また、前演算結果を入力とする前記１０進４倍数生成回路１６の出力を反転したデータを前記１０進加算器のもうひとつの入力に入力し、１０進加算器１３のキャリ入力には常に１を入力することで１０進４倍数の２の補数を生成する。例文帳に追加

Further, data generated by inverting the output of the decimal 4-multiple generating circuit 16 inputting the arithmetic result are inputted to the other input of the decimal adder and 1 is always inputted to the carry input of the decimal adder 13 to generate a complement of 2 to the decimal 4-multiple. - 特許庁

補数モードにおいて、２次Ｂｏｏｔｈアルゴリズムのエンコーダ手段２０２は、乗算Ａ×Ｂを行う通常モードとは異なる選択信号を出力し、選択手段２０３は、Ｂの３つのビットｂ_１、ｂ_０、およびｂ_−１に対しては−Ａを表す部分積を選択し、それ以外のビットに対しては０を表す部分積を選択する。例文帳に追加

In a complement mode, an encoder means 202 of a secondary Booth algorithm outputs a selection signal different from that in a normal mode wherein the multiplication A×B is performed, and a selection means 203 selects a partial product representing -A for the three bits b_1, b_0, b_-1 of B and selects a partial product representing 0 for the other bits. - 特許庁