| 例文 (7件) |
M5 Lineの部分一致の例文一覧と使い方
該当件数 : 7件
An equalizing circuit 8 has N channel MOS transistors M3, M4, M5 for setting the prescribed pre-charge voltage to a data line.例文帳に追加
イコライズ回路８は、データ線を所定のプリチャージ電圧に設定するためのＮチャネルＭＯＳトランジスタＭ３，Ｍ４，Ｍ５を有する。 - 特許庁
A communication line of serial communication between the signal processing part C11, the main control part C12, and control parts C1 to C3 and a drive power line of each drive part m1 to m5 are made a bundle cable, to facilitate wiring.例文帳に追加
信号処理部分Ｃ１１・主制御部分Ｃ１２・制御部分Ｃ１〜Ｃ３間のシリアル通信の通信線と各駆動部分ｍ１〜ｍ５の駆動電力線とを束線にして配線を容易にする。 - 特許庁
Then a transistor M3 and a transistor M5 are turned off to cut off the data current supplied from the data line Dm to the gate of the transistor M1 and the gate of the transistor M2.例文帳に追加
次に，トランジスタＭ３とトランジスタＭ５がオフし，データ線ＤｍからトランジスタＭ１のゲートとトランジスタＭ２のゲートに供給されていたデータ電流が遮断される。 - 特許庁
In the display device, the gate electrodes of the switching transistor M5 of a previous pixel and the first and second transistors M3 and M4 of the current pixel are electrically coupled to one scan line for transferring the previous selection signal.例文帳に追加
直前選択信号を選択する１本の走査線には，直前画素のスイッチングトランジスタＭ５，第１及び第２トランジスタＭ３，Ｍ４のゲート電極がそれぞれ電気的に接続される。 - 特許庁
An inner layer strip line SL5 is formed on the metal layer M5 of a fifth layer, while a pair of opposing GND patterns G3, G7 are formed in the metal layer M3 of a third layer and the metal layer M7 of a seventh layer in a configuration of pinching the inner layer strip line SL5.例文帳に追加
第５層の金属層Ｍ5に内層ストリップラインＳＬ5が形成され、第３層の金属層Ｍ3と第７層の金属層Ｍ7には、内層ストリップラインＳＬ5を挟み込む態様で相対向する一対のＧＮＤパターンＧ3、Ｇ7が形成されている。 - 特許庁
In a plurality of apparatus M1 through M5 which are connected in series to configure an electronic component mounting system, an operation section 4 is disposed on the side of an apparatus MS so as to be lopsided from center with respect to the board transport direction of the apparatus, with the normal direction of an operation face 4a inclined toward the center line CL.例文帳に追加
複数装置を直列に連結することにより電子部品実装システムを構成する装置Ｍ１〜装置Ｍ５において、装置側面ＭＳに当該装置の基板搬送方向についての中心から一方向側に偏って配置された操作部４を、操作面４ａの法線方向を中心線ＣＬ側に向けて傾けた姿勢で配置する。 - 特許庁
Further, a capacitor counter electrode 20, etc., in the DRAM region and a fourth metal wiring M4 in the logic circuit region, a second capacitor storage electrode 25 in the DRAM supply and a fifth metal wiring M5 in the logic circuit region, and a power voltage line 28 in the DRAM region and a sixth metal wiring M6 in the logic circuit region are simultaneously formed as common wiring layers.例文帳に追加
また、ＤＲＡＭ領域のキャパシタ対向電極２０等とロジック回路領域の第４メタル配線Ｍ４、ＤＲＡＭ領域の第２のキャパシタ蓄積電極２５とロジック回路領域の第５メタル配線Ｍ５、ＤＲＡＭ領域の電源電圧線２８とロジック回路領域の第６メタル配線Ｍ６とをそれぞれ共通の配線層として同時形成する。 - 特許庁
| 例文 (7件) |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！|
ログイン |
Weblio会員(無料)になると
|
