「P- type」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The LED is configured in such a manner that the p-type bonding electrode and the p-type GaN-based semiconductor layer do not form an ohmic contact, and the p-type ohmic electrode is not formed substantially under the p-type bonding electrode.例文帳に追加

ｐ型ボンディング電極とｐ型ＧａＮ系半導体層がオーミック接合しないようにするとともに、ｐ型ボンディング電極の下にはｐ型オーミック電極を実質的に形成しないことを特徴とする。 - 特許庁

The p+ type impurity region 33 has a higher impurity concentration than the p-type well 29 and the p+ type impurity region 33 is formed shallower than the p-type well 29.例文帳に追加

ｐ^+型不純物領域３３の不純物濃度はｐ型ウェル２９の不純物濃度よりも高く、また、ｐ^+型不純物領域３３はｐ型ウェル２９よりも浅く形成されている。 - 特許庁

P-type buried layers 35 are formed on the bottom of the conduits.例文帳に追加

溝の底部には、ｐ埋め込み層35が形成されている。 - 特許庁

The distance from the primary surface to the bottom of a p-type impurity region PR of an I/O p-type transistor is longer than that from the primary surface to the bottom of the p-type impurity region PR of a core p-type transistor.例文帳に追加

主表面からＩ／Ｏｐ型トランジスタのｐ型不純物領域ＰＲの最下部までの距離は、主表面からコアｐ型トランジスタのｐ型不純物領域の最下部までの距離より長い。 - 特許庁

Thus, a p-type region 15 is formed (figure 1d).例文帳に追加

したがって、ｐ型領域１５が形成される（図１ｄ）。 - 特許庁

P-TYPE FIRE ALARM FACILITY, AND ITS FIRE DETECTOR例文帳に追加

Ｐ型火災報知設備およびその火災感知器 - 特許庁

A GaN buffer layer 2, an n-type GaN layer 3, an n-type AlGaInN cladding layer 4, a GaN active layer 5, a p-type AlGaInN cladding layer 6, and a p-type GaN layer 7 are sequentially deposited on a sapphire substrate 1 in this order.例文帳に追加

サファイア基板１上にGaNバッファ層２、n-GaN層３、n-AlGaInNクラッド層４、GaN活性層５、p-AlGaInNクラッド層６、p-GaN層７を順次堆積する。 - 特許庁

In response to a gate electrode 15, a p-type layer 26a made of p-type AlGaAs is buried in the first barrier layer 24, and a p-type contact layer 26b made of p-type GaAs is buried in the surface layer 25.例文帳に追加

ゲート電極１５に対応してＡｐ型ｌＧａＡｓよりなるｐ型層２６ａを第１の障壁層２４に埋め込んで形成し、ｐ型ＧａＡｓよりなるｐ型コンタクト層２６ｂを表面層２５に埋め込んで形成する。 - 特許庁

The first p-type region 5 is connected to the electrode 10.例文帳に追加

第１のｐ型領域５は、電極１０と接続される。 - 特許庁

FIRE RECEIVER IN P TYPE FIRE ALARM EQUIPMENT例文帳に追加

Ｐ型火災報知設備における火災受信機 - 特許庁

A P-type second clad layer 20 whose thickness is almost 0.4 μm and which is composed of P-type Al0.07Ga0.93N, and a P-type contact layer 21 whose thickness is almost 0.1 μm and which is composed of P-type GaN, are grown on the etching stop layer 19A.例文帳に追加

続いて、エッチング停止層１９Ａの上に、厚さが約０．４μｍのｐ型Ａｌ_0.07Ｇａ_0.93Ｎからなるｐ型第２クラッド層２０と、厚さが約０．１μｍのｐ型ＧａＮからなるｐ型コンタクト層２１を成長する。 - 特許庁

Thereafter, a p-type impurity is activated by heat-treatment.例文帳に追加

その後、熱処理により、ｐ型不純物を活性化させる。 - 特許庁

Since the second P-type high concentration impurity region 6 is brought into contact with the P-type semiconductor substrate 1, the concentration of P-type impurity in the P-type semiconductor substrate 1 is increased, and thereby, the holding voltage of the electrostatic protection element is increased.例文帳に追加

すなわち、第２のＰ型高濃度不純物領域６がＰ型半導体基板１と接触するため、Ｐ型半導体基板１におけるＰ型不純物の濃度が高くなり、従って静電気保護素子の保持電圧が高くなる。 - 特許庁

A number of p-type deep layers 10 are arranged in grid patterns.例文帳に追加

ｐ型ディープ層１０を格子状に配置する。 - 特許庁

To enhance NBTI resistance of a p-type MOSFET.例文帳に追加

Ｐ型ＭＯＳＦＥＴのＮＢＴＩ耐性を向上させる。 - 特許庁

This structure is provided with a p-type layer 3a in a lower part of a center part of a p-type base region 3 connected between adjacent cells, specifically, a lower part of a body p-type layer 5 brought into contact with a source electrode 12 within the p-type base region 3.例文帳に追加

隣接するセル同士間で繋がったｐ型ベース領域３の中央部の下部、具体的にはｐ型ベース領域３のうちソース電極１２と接触させられるボディｐ型層５の下部にｐ型層３ａを備える。 - 特許庁

P-TYPE THERMOELECTRIC MATERIAL AND PRODUCING METHOD THEREOF例文帳に追加

ｐ型熱電材料及びその製造方法 - 特許庁

The regions 21, 22 include a p-type impurity.例文帳に追加

領域２１，２２は、Ｐ型の不純物を含む。 - 特許庁

Then the trench is buried with a p-type semiconductor 25.例文帳に追加

次いで、トレンチをｐ型半導体２５で埋める。 - 特許庁

P-TYPE CLAD STRUCTURE OF ZnSe LIGHT EMITTING DEVICE例文帳に追加

ＺｎＳｅ系発光素子のｐ型クラッド構造 - 特許庁

p-CHANNEL TYPE FIELD-EFFECT TRANSISTOR例文帳に追加

ｐチャネル型電界効果トランジスタ - 特許庁

To provide a p-type semiconductor having photo-responsibility.例文帳に追加

光応答性を有するｐ型の半導体を提供する。 - 特許庁

At this time, the p-type impurity contained in the p^+-type impurity layer 22 is diffused into the p-type epitaxial layer 10 and, as a result, a p^+-type impurity layer 11 is formed.例文帳に追加

このとき、ｐ^+ 型不純物層２２中のｐ型不純物がｐ型エピタキシャル層１０に拡散して、ｐ^+ 型不純物層１１が形成される。 - 特許庁

The multilayer film 25 consisting of the two p-type AlInAs layers and the one p-type AlAs layer is formed into the constitution of a multilayer film formed by making the p-type AlAs layer 25b interpose between the p-type AlInAs layers 25a.例文帳に追加

ｐ−ＡｌＩｎＡｓ層／ｐ−ＡｌＡｓ層の多層膜２５は、ｐ−ＡｌＩｎＡｓ層２５ａの間にｐ−ＡｌＡｓ層２５ｂを介在させた多層膜の構成になっている。 - 特許庁

A ridge 20 is formed on the p-type clad layer 16.例文帳に追加

ｐ型クラッド層１６にリッジ２０を形成する。 - 特許庁

p-TYPE GaAs SINGLE CRYSTAL AND METHOD FOR PRODUCING THE SAME例文帳に追加

ｐ型ＧａＡｓ単結晶及びその製造方法 - 特許庁

P TYPE THERMOELECTRIC CONVERTING MATERIAL AND ITS MANUFACTURING METHOD例文帳に追加

ｐ型熱電変換材料及びその製造方法 - 特許庁

METHOD FOR MANUFACTURING p-TYPE THERMOELECTRIC CONVERSION MATERIAL例文帳に追加

ｐ型熱電変換材料の製造方法 - 特許庁

P-TYPE MgZnO-BASED THIN FILM AND SEMICONDUCTOR LIGHT-EMITTING ELEMENT例文帳に追加

ｐ型ＭｇＺｎＯ系薄膜及び半導体発光素子 - 特許庁

The doping concentration of the second p-type region 6 is lower than that of the first p-type region 5, and the lower end of the second p-type region 6 is located lower than the lower end of the first p-type region 5.例文帳に追加

第２のｐ型領域６のドーピング濃度は、第１のｐ型領域５のドーピング濃度より低く、第２のｐ型領域６の下端は、第１のｐ型領域５の下端よりも下方に位置する。 - 特許庁

METHOD FOR FORMING P-TYPE In-Ga-Zn-O FILM例文帳に追加

ｐ型Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜方法 - 特許庁

Mg is doped into the first and second p-type cladding layers 7 and 9 and the p-type band-discontinuity relaxation layer 10, and Zn is doped into the m+1 p-type GaAs layers and the m p-type GaInP layers.例文帳に追加

第１，第２のｐ型クラッド層７，９及びｐ型バンド不連続緩和層１０にはそれぞれＭｇが、ｍ＋１層のｐ型ＧａＡｓ層及びｍ層のｐ型ＧａＩｎＰ層にはそれぞれＺｎがドープされている。 - 特許庁

The transistor has n- and p-type embodiments.例文帳に追加

本トランジスタはｎ型及びｐ型実施形態を有する。 - 特許庁

The impurity concentration of the p^+-type impurity region 33 is higher than the impurity concentration of the p-type well 29, and the depth of the p^+-type impurity region 33 is shallower than the depth of the p-type well 29.例文帳に追加

ｐ^＋型不純物領域３３の不純物濃度はｐ型ウェル２９の不純物濃度よりも高く、また、ｐ^＋型不純物領域３３はｐ型ウェル２９よりも浅く形成されている。 - 特許庁

MANUFACTURING METHOD OF P-TYPE GaN-BASED BASE MATERIAL例文帳に追加

ｐ型ＧａＮ系基材の製造方法 - 特許庁

METHOD FOR MANUFACTURING LOW RESISTIVITY P-TYPE ZINC OXIDE THIN FILM例文帳に追加

低抵抗ｐ型酸化亜鉛薄膜の製造方法 - 特許庁

The light receiving region 110 includes a p-type contact layer.例文帳に追加

受光領域１１０は、ｐ型コンタクト層を備える。 - 特許庁

P-TYPE THERMOELECTRIC CONVERTING MATERIAL AND MANUFACTURE OF THE SAME例文帳に追加

Ｐ型熱電変換材料およびその製造方法 - 特許庁

METHOD FOR REDUCING CONCENTRATION OF P-TYPE SILICON WAFER CARRIER例文帳に追加

ｐ型シリコンウェーハのキャリア濃度低下方法 - 特許庁

P-TYPE MATERIAL MIXTURE FOR ELECTRONIC DEVICE例文帳に追加

電子デバイス用ｐ型材料混合物 - 特許庁

The n-type semiconductor layer 11 includes an n-type GaN clad layer 14 and an n-type InGaN guide layer 15, and the p-type semiconductor layer 12 includes a p-type GaN clad layer 18 and a p-type InGaN guide layer 17.例文帳に追加

ｎ型半導体層１１はｎ型ＧａＮクラッド層１４およびｎ型ＩｎＧａＮガイド層１５を含み、ｐ型半導体層１２はｐ型ＧａＮクラッド層１８およびｐ型ＩｎＧａＮガイド層１７を含む。 - 特許庁

P-type collector layers 7 extending from the surface of N-type layers 5b to the inside thereof are formed in each of the N-type layers 5b composed of the N-type epitaxial layer 5 surrounded by the P-type drain isolation layer 6 and a P-type element isolation layer 3.例文帳に追加

Ｐ型ドレイン分離層６とＰ型素子分離層３に囲まれたＮ型エピタキシャル層５からなるＮ型層５ｂにその表面から内部に延在するＰ型コレクタ層７を形成する。 - 特許庁

By having n-type carriers included in the n-type layer 2b diffuse into the p-type layer 2a, a compensation region 2c is formed in the portion of the p-type layer 2a, which is present in the vicinity of the interface between the p-type layer 2a and the n-type layer 2b.例文帳に追加

ｎ型層２ｂ中のｎ型キャリアがｐ型層２ａ中に拡散することにより、ｐ型層２ａとｎ型層２ｂとの界面近傍のｐ型層２ａ中に補償領域２ｃが形成される。 - 特許庁

To reduce area by providing deep n-type wells at the middle of a p-type semiconductor substrate, p-type wells contacting the above n-type wells and n-type wells contacted of the above p-type wells.例文帳に追加

半導体基板の中部に深いウエルを有する場合、面積低減ができ、しかも高性能な半導体素子を有する半導体装置およびその製造方法を提供する。 - 特許庁

In the GaN-based light emitting element, an n-type GaN layer 12, n-type SLS layer 14, light emitting layer 16, p-type SLS layer 17, p-type GaN layer 18, p-type electrode pad 20, n-type electrode pad 22, and transparent electrode 24 are successively formed on a substrate 10.例文帳に追加

基板１０上にｎ型ＧａＮ層１２、ｎ型ＳＬＳ層１４、発光層１６、ｐ型ＳＬＳ層１７、ｐ型ＧａＮ層１８、ｐ型電極パッド２０、ｎ型電極パッド２２、透明電極２４を形成する。 - 特許庁