「PLL」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

When so, it is decided in a step S2 whether the PLL circuit is locked.例文帳に追加

基準範囲内であれば、ステップＳ２で、PLL回路がロックしているかを判定する。 - 特許庁

To obtain a PLL circuit that can forcibly restore a PLL lock level to another PLL lock level within a lock range in a prescribed time even when the PLL lock level is deviated from the locking range and the PLL circuit reaches a PLL asynchronous state such as a state being brought into a high lock level.例文帳に追加

ＰＬＬロック電位が引き込み範囲を逸脱して、高いロック電位に張り付くなどのＰＬＬ非同期状態になった場合でも、所定時間で引き込める範囲内のＰＬＬロック電位に強制的に戻すＰＬＬ回路を得る。 - 特許庁

Since the PLL/VCO circuit to generate a local oscillation signal for an orthogonal demodulator 11 and the PLL/VCO circuit to generate the local oscillation signal for an orthogonal modulator 20 are integrated, the number of the PLL/VCO circuits can be reduced and the circuit scale can be made small.例文帳に追加

直交復調器１１用の局部発振信号を生成するPLL/VCO回路と直交変調器２０用の局部発振信号を生成するPLL/VCO回路とを統合したため、従来に比べて、PLL/VCO回路の数を削減でき、回路規模を小型化できる。 - 特許庁

SYSTEM AND METHOD FOR PLL CONTROL例文帳に追加

ＰＬＬ制御のためのシステム及び方法 - 特許庁

PLL CIRCUIT AND METHOD OF CONTROLLING THE SAME例文帳に追加

ＰＬＬ回路およびその制御方法 - 特許庁

FREQUENCY DIVIDER AND PLL FREQUENCY SYNTHESIZER例文帳に追加

分周器及びＰＬＬ周波数シンセサイザ - 特許庁

DIGITAL PLL CIRCUIT AND CONTROL METHOD THEREFOR例文帳に追加

ディジタルＰＬＬ回路とその制御方法 - 特許庁

To provide a PLL control circuit that reduces a frequency converging time due to a frequency jump in the case of switching an output frequency of a PLL circuit and to provide its control method.例文帳に追加

PLL回路の出力周波数を切替える際の周波数飛びによる周波数収束時間を短縮するPLL制御回路及び制御方法を提供する。 - 特許庁

PLL CIRCUIT USING VARACTOR FOR VCO例文帳に追加

バラクタをＶＣＯに使用したＰＬＬ回路 - 特許庁

INITIAL OPERATION CONTROL CIRCUIT FOR PLL CIRCUIT例文帳に追加

ＰＬＬ回路の初期動作制御回路 - 特許庁

VOLTAGE CONTROLLED OSCILLATOR AND PLL DEVICE例文帳に追加

電圧制御発振器及びＰＬＬ装置 - 特許庁

VARIABLE MULTIPLICATION RATIO PLL FREQUENCY MULTIPLYING CIRCUIT例文帳に追加

可変逓倍比ＰＬＬ周波数逓倍回路 - 特許庁

PLL CIRCUIT AND PHASE DIFFERENCE DETECTING CIRCUIT例文帳に追加

ＰＬＬ回路及び位相差検出回路 - 特許庁

FREQUENCY DIVISION CIRCUIT AND DIGITAL PLL CIRCUIT例文帳に追加

分周回路およびデジタルＰＬＬ回路 - 特許庁

To provide a PLL circuit capable of shortening a period of time required for synchronizing an analog data signal with a clock signal, and to provide an optical disk reproducing apparatus having the PLL circuit.例文帳に追加

アナログデータ信号とクロック信号とを同期させるまでに要する時間を短縮することができるPLL回路及びこのPLL回路を有する光ディスク再生装置を提供する。 - 特許庁

VOLTAGE CONTROL OSCILLATOR AND PLL CIRCUIT例文帳に追加

電圧制御発振器及びＰＬＬ回路 - 特許庁

FEEDBACK CONTROL CIRCUIT AND PLL CIRCUIT例文帳に追加

フィードバック制御回路及びＰＬＬ回路 - 特許庁

PLL CIRCUIT, AND SERIAL INTERFACE CIRCUIT例文帳に追加

ＰＬＬ回路およびシリアルインターフェース回路 - 特許庁

PLL CIRCUIT USING CLOCK DITHERING CIRCUIT例文帳に追加

クロックディザリング回路を用いたＰＬＬ回路 - 特許庁

To provide a PLL performance measuring device accurately evaluating a PLL circuit.例文帳に追加

ＰＬＬ回路をより的確に評価できるＰＬＬ性能測定装置を提供する。 - 特許庁

To provide a PLL synthesizer which more efficiently reduces the PLL lock time.例文帳に追加

ＰＬＬのロック時間をより効率的に短縮したＰＬＬシンセサイザを提供する。 - 特許庁

To provide a PLL circuit capable of achieving a stable operation of a PLL circuit.例文帳に追加

ＰＬＬ回路の安定動作を実現可能な、ＰＬＬ回路を提供すること。 - 特許庁

A PLL synthesizer (100) includes a gear-shifting scheme of the PLL loop gain constant α.例文帳に追加

ＰＬＬループ・ゲイン定数αのギアシフト方式を含むＰＬＬシンセサイザ（１００）。 - 特許庁

PLL CLOCK GENERATOR, OPTICAL DISC DRIVE AND METHOD FOR CONTROLLING PLL CLOCK GENERATOR例文帳に追加

ＰＬＬクロック発生器、光ディスク装置およびＰＬＬクロック発生器の制御方法 - 特許庁

To provide an inexpensive PLL device employing a plurality of PLL circuits that decreases lockup time in each PLL circuit.例文帳に追加

複数のＰＬＬ回路を用いるものに於て、各ＰＬＬ回路でのロックアップ時間が短い、コストが安いＰＬＬ装置を提供する。 - 特許庁

To change over PLL clocks and fixing clocks without generating a time lag before a PLL circuit is turned to a PLL unlock state.例文帳に追加

ＰＬＬ回路がＰＬＬアンロック状態になる前に、ＰＬＬクロックと固定クロックとをタイムラグを生ずることなく切り替える。 - 特許庁

OSCILLATOR AND PLL CIRCUIT USING SAME例文帳に追加

発振器およびこれを用いたＰＬＬ回路 - 特許庁

PLL CIRCUIT AND HIGH FREQUENCY RECEIVER例文帳に追加

ＰＬＬ回路および高周波受信装置 - 特許庁

PLL CIRCUIT AND OPTICAL COMMUNICATION RECEIVER例文帳に追加

ＰＬＬ回路および光通信受信装置 - 特許庁

CIRCUIT FOR VERIFYING LOGIC OF ANALOG PLL CIRCUIT例文帳に追加

アナログＰＬＬ回路の論理検証回路 - 特許庁

DIGITAL PLL DEVICE AND SYMBOL SYNCHRONIZING DEVICE例文帳に追加

デジタルＰＬＬ装置およびシンボル同期装置 - 特許庁

PLL CIRCUIT USING TEMPERATURE COMPENSATING VCO例文帳に追加

温度補償ＶＣＯを用いたＰＬＬ回路 - 特許庁

PLL CIRCUIT AND DATA RECORDING CONTROL DEVICE例文帳に追加

ＰＬＬ回路及びデータ記録制御装置 - 特許庁

PLL CIRCUIT AND PHASE SYNCHRONIZING METHOD THEREOF例文帳に追加

ＰＬＬ回路及びその位相同期方法 - 特許庁

DELTA SIGMA FRACTIONAL FREQUENCY DIVISION PLL SYNTHESIZER例文帳に追加

デルタシグマ型分数分周ＰＬＬシンセサイザ - 特許庁

PHASE FREQUENCY DETECTION CIRCUIT AND PLL例文帳に追加

位相周波数検出回路およびＰＬＬ - 特許庁

The tracking error in the phase locked loop (PLL) device is addressed by utilizing the feed-forward phase modulation.例文帳に追加

フィードフォワード位相変調を用いて、位相ロックループ(PLL)装置内のトラッキングエラーに対処する。 - 特許庁

FIXED VOLTAGE GENERATION CIRCUIT AND PLL CIRCUIT例文帳に追加

定電圧発生回路及びＰＬＬ回路 - 特許庁

NOISE COMPENSATION SYSTEM FOR MULTIPLICATION TYPE PLL CIRCUIT例文帳に追加

逓倍型ＰＬＬ回路のノイズ補償システム - 特許庁

MULTIPLICATIVE PLL CIRCUIT AND ITS CONTROL METHOD例文帳に追加

逓倍ＰＬＬ回路及びその制御方法 - 特許庁

DIGITAL PLL CIRCUIT AND DATA REPRODUCING DEVICE例文帳に追加

デジタルＰＬＬ回路およびデータ再生装置 - 特許庁

To make an initial phase error in a digital PLL by an ITR method.例文帳に追加

ITR方式によるディジタルPLLにおいて、初期位相誤差を小さくすることができるようにする。 - 特許庁

LOCKED-STATE DETERMINATION CIRCUIT FOR DIGITAL PLL例文帳に追加

ディジタルＰＬＬのロック状態判定回路 - 特許庁

PLL CIRCUIT AND SIGNAL TRANSMITTING/RECEIVING SYSTEM例文帳に追加

ＰＬＬ回路及び信号送受信システム - 特許庁

To enable a PLL circuit to make its response characteristics adjustable and furthermore to reduce a reference leakage (carrier leakage).例文帳に追加

PLL回路の応答特性を調整可能にし、更に、リファレンスリーク（キャリアリーク）を低減する。 - 特許庁