「PLL」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

A PLL circuit 25 generates a clock for the digital unit.例文帳に追加

ＰＬＬ回路２５は、前記デジタル部のクロックを発生する。 - 特許庁

LC OSCILLATION CIRCUIT AND PLL CIRCUIT USING THE SAME例文帳に追加

ＬＣ発振回路およびこれを用いたＰＬＬ回路 - 特許庁

PLL DEVICE, VIDEO IMAGE SYNCHRONOUS CONTROLLER, AND DISPLAY DEVICE例文帳に追加

ＰＬＬ装置、映像同期制御装置及び表示装置 - 特許庁

DIGITAL PLL DEVICE AND CONTROL METHOD FOR ITS DELAY LINE例文帳に追加

ディジタルＰＬＬ装置及びそのディレイラインの制御方法 - 特許庁

VOLTAGE CONTROLLED OSCILLATOR AND PLL CIRCUIT USING IT例文帳に追加

電圧制御発振器及びそれを用いたＰＬＬ回路 - 特許庁

PLL CIRCUIT AND DOT CLOCK GENERATION CIRCUIT USING SAME例文帳に追加

ＰＬＬ回路およびこれを用いたドットクロック発生回路 - 特許庁

OSCILLATION CIRCUIT, PLL CIRCUIT, AND RECEIVER EMPLOYING THEM例文帳に追加

発振回路、ＰＬＬ回路及びこれらを用いた受信機 - 特許庁

PHASE COMPARISON METHOD, PHASE COMPARISON CIRCUIT, AND PLL CIRCUIT例文帳に追加

位相比較方法、位相比較回路、及び、ＰＬＬ回路 - 特許庁

PLL FREQUENCY SYNTHESIZER CIRCUIT AND CONTROL METHOD THEREOF例文帳に追加

ＰＬＬ周波数シンセサイザ回路及びその制御方法 - 特許庁

To provide a PLL circuit suitable for cellular phones.例文帳に追加

携帯電話機に適したＰＬＬ回路を提供する。 - 特許庁

VOLTAGE-CONTROLLED OSCILLATOR, PLL CIRCUIT AND SEMICONDUCTOR DEVICE例文帳に追加

電圧制御発振器、ＰＬＬ回路及び半導体装置 - 特許庁

CHARGE PUMP CIRCUIT, PLL CIRCUIT AND PORTABLE TERMINAL DEVICE例文帳に追加

チャージポンプ回路、ＰＬＬ回路、及び携帯端末装置 - 特許庁

TDC CIRCUIT, PLL CIRCUIT, AND WIRELESS COMMUNICATION APPARATUS例文帳に追加

ＴＤＣ回路、ＰＬＬ回路、並びに無線通信装置 - 特許庁

DISK REPRODUCING DEVICE, PLL CIRCUIT, AND CLOCK SYNCHRONIZATION METHOD例文帳に追加

ディスク再生装置、ＰＬＬ回路、およびクロック同期方法 - 特許庁

MODE CONTROL CIRCUIT FOR PLL CIRCUIT AND SEMICONDUCTOR DEVICE例文帳に追加

ＰＬＬ回路のモード制御回路及び半導体装置 - 特許庁

PLL DEVICE, ADJUSTING DEVICE, PROGRAM AND ADJUSTING METHOD例文帳に追加

ＰＬＬ装置、調整装置、プログラム及び調整方法 - 特許庁

To provide a PLL constant current circuit which can automatically vary a PLL operation frequency band.例文帳に追加

ＰＬＬ動作周波数帯域を自動的に変更できるようにしたＰＬＬ定電流源回路を提供する。 - 特許庁

To provide a semiconductor device which can set up a PLL circuit arbitrarily and a mobile terminal using the same.例文帳に追加

PLL回路の設定を任意に行うことができる半導体装置及びそれを用いた携帯端末を提供する。 - 特許庁

To provide a PLL device compatible with received packet missing for establishing system synchronization according to the occurrence of packet missing.例文帳に追加

パケット欠損の発生に対応してシステム同期を確立する受信パケット欠損対応PLL装置を提供。 - 特許庁

The PLL circuit 5 generates a clock to control a frequency conversion circuit 3, on the basis of the received window signal.例文帳に追加

PLL回路５は、供給された窓信号を基に、周波数変換回路３を制御するクロックを生成する。 - 特許庁

Thus, the operation source clock of the digital PLL 16 is made common with the operation source clock of the analog PLL 15.例文帳に追加

これにより、ディジタルＰＬＬ１６の動作源クロックと、アナログＰＬＬ１５の動作源クロックとを共通にできる。 - 特許庁

To provide a PLL circuit small in size and capable of obtaining low- noise characteristics and to provide the control method for the PLL circuit.例文帳に追加

小型で低雑音特性が得られるＰＬＬ回路およびＰＬＬ回路の制御方法を提供する。 - 特許庁

PLL CIRCUIT, AND CONTROL METHOD AND PROGRAM OF CONTROL VOLTAGE SUPPLIED TO VOLTAGE CONTROLLED OSCILLATOR IN PLL CIRCUIT例文帳に追加

ＰＬＬ回路とＰＬＬ回路の電圧制御発振器に供給する制御電圧の制御方法およびプログラム - 特許庁

RING OSCILLATION CIRCUIT, PLL OSCILLATION CIRCUIT USING THIS, AND HIGH FREQUENCY RECEIVING DEVICE USING THIS PLL OSCILLATION CIRCUIT例文帳に追加

リング発振回路とこれを用いたＰＬＬ発振回路とこのＰＬＬ発振回路を用いた高周波受信装置 - 特許庁

OSCILLATION CIRCUIT, PLL OSCILLATION CIRCUIT USING THIS, AND HIGH FREQUENCY RECEIVER USING THIS PLL OSCILLATION CIRCUIT例文帳に追加

発振回路とこれを用いたＰＬＬ発振回路とこのＰＬＬ発振回路を用いた高周波受信装置 - 特許庁

When a required time period TPL(L) for releasing the left parking lock is longer than a required time period TPL(R) for releasing the right parking lock from a load difference between a left parking lock PLL(L) and a right parking lock PLL(R), the release of the right wheel parking lock which is to be released earlier is delayed.例文帳に追加

左右パークロック負荷PLL(L),PLL(R)の大小関係から、左パークロック解除所要時間TPL(L)が右パークロック解除所要時間TPL(R)よりも長い場合、早期にパークロック解除を完了する側の右綸パークロック解除を遅延させる。 - 特許庁

To reduce the chip area of a test circuit of a PLL circuit.例文帳に追加

ＰＬＬ回路のテスト回路のチップ面積を小さくする。 - 特許庁

To provide a PLL controller which reduces the power consumption at the time of the operation of a PLL oscillation circuit.例文帳に追加

ＰＬＬ発振回路の動作時の消費電力を低減するＰＬＬ制御装置を提供することを目的とする。 - 特許庁

To realize a high speed operation of lock up in a PLL circuit.例文帳に追加

ＰＬＬ回路において、ロックアップ時間の高速化をはかる。 - 特許庁

The PLL circuit comprises an up-stage K1 and a down-stage K2.例文帳に追加

本回路は上昇段部Ｋ１、下降段部Ｋ２よりなる。 - 特許庁

To provide a PLL circuit so that PLL operation is stable in the case that an input signal has a large jitter.例文帳に追加

入力信号が大きなジッタを持つような場合に、ＰＬＬ動作が安定であるようにしたＰＬＬ回路の提供。 - 特許庁

PLL CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUITRY FOR COMMUNICATION例文帳に追加

ＰＬＬ回路および通信用半導体集積回路装置 - 特許庁

This two-system PLL circuit device is provided with a reference counter control circuit 14 for controlling the operations of reference counters 1 and 5 of PLL circuits 15 and 16.例文帳に追加

ＰＬＬ回路１５，１６の基準カウンタ１，５の動作を制御する基準カウンタ制御回路１４を設ける。 - 特許庁

PLL CIRCUIT AND WIRELESS COMMUNICATIONS TERMINAL USING THE SAME例文帳に追加

ＰＬＬ回路およびそれを用いた無線通信端末機器 - 特許庁

PLL CIRCUIT AND FREQUENCY SETTING CIRCUIT USING THE SAME例文帳に追加

ＰＬＬ回路およびそれを用いた周波数設定回路 - 特許庁

PLL OSCILLATION CIRCUIT, POLAR TRANSMITTING CIRCUIT AND COMMUNICATION DEVICE例文帳に追加

ＰＬＬ方式発振回路、ポーラ送信回路及び通信機器 - 特許庁

PLL CIRCUIT AND RADIO COMMUNICATION TERMINAL USING IT例文帳に追加

ＰＬＬ回路およびそれを用いた無線通信端末機器 - 特許庁

To prevent a PLL circuit from being locked at a wrong phase (mis- synchronization) even when the duty factor of a data signal is deviated from 100%.例文帳に追加

データ信号のデューティが100%からずれている場合でも、PLL回路が誤った位相にロック(誤同期)しないようにする。 - 特許庁

When a PLL of the PLL microcell 1 is locked, a lock detecting circuit 8 outputs a high-level detection signal KS.例文帳に追加

ＰＬＬマクロセル１のＰＬＬがロックすると、ロック検出回路８からハイレベルの検出信号ＫＳが出力される。 - 特許庁

VOLTAGE CONTROLLED OSCILLATOR, AND PLL CIRCUIT USING THE SAME例文帳に追加

電圧制御発振器およびそれを用いたＰＬＬ回路 - 特許庁

PLL FREQUENCY SYNTHESIZER AND COMMUNICATION APPARATUS USING THE SAME例文帳に追加

ＰＬＬ周波数シンセサイザおよびそれを用いた通信装置 - 特許庁

COMPARATOR OF BINARY SIGNAL AND PLL CIRCUIT USING IT例文帳に追加

二値信号の比較装置及びこれを用いたＰＬＬ回路 - 特許庁

PLL CIRCUIT, AND TUNER AND RECEIVER EQUIPPED WITH THE SAME例文帳に追加

ＰＬＬ回路並びにそれを備えたチューナ及び受信装置 - 特許庁

PLL CIRCUIT, AND MANUFACTURING METHOD AND USING METHOD THEREOF例文帳に追加

ＰＬＬ回路並びにその製造方法及び使用方法 - 特許庁

DIGITAL FREQUENCY DETECTOR AND DIGITAL PLL USING THE SAME例文帳に追加

デジタル周波数検出器及びこれを用いたデジタルＰＬＬ - 特許庁