「PLL」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

PLL FREQUENCY SYNTHESIZER, SEMICONDUCTOR INTEGRATED CIRCUIT, TUNER, AND RECEIVER例文帳に追加

ＰＬＬ周波数シンセサイザ、半導体集積回路、チューナ、および受信機 - 特許庁

PHASE COMPARATOR, PLL CIRCUIT, FLL CIRCUIT, BIT SYNCHRONIZATION CIRCUIT, AND RECEIVER例文帳に追加

位相比較器、ＰＬＬ回路、ＦＬＬ回路、ビット同期回路、受信装置 - 特許庁

The ITR-PLL circuit 81 generates the signal subjected to waveform equalization without phase change and the phase error signal corresponding to the phase difference with channel data.例文帳に追加

ITR-PLL回路８１は、位相変化を伴わない波形等化後の信号と、チャネルデータとの位相差に対応する位相誤差信号を生成する。 - 特許庁

PLL ARCHITECTURE HAVING HIGH CONFIGURATION CAPABILITY FOR PROGRAMMABLE LOGIC例文帳に追加

プログラム可能な論理用の高い構成能力を有するＰＬＬアーキテクチャ - 特許庁

The similar calibration including an appropriately calibrated equalizer can be used to deal with a phase tracking error in the PLL frequency demodulator.例文帳に追加

適切に較正された等化器を含む同様の較正を用いて、PLL周波数復調器における位相トラッキングエラーに対処することができる。 - 特許庁

VOLTAGE-CONTROLLED OSCILLATOR, PLL CIRCUIT, SIGNAL PROCESSING CIRCUIT AND TUNER PACK例文帳に追加

電圧制御発振器、ＰＬＬ回路、信号処理回路およびチューナパック - 特許庁

SYNCHRONOUS OSCILLATOR, PLL CIRCUIT, OSCILLATION CIRCUIT AND ELECTRONIC DEVICE USING THE SAME例文帳に追加

同期発振器、ＰＬＬ回路、これを用いた発振回路及び電子機器 - 特許庁

To establish compatibility between the shortening of a loop delay of a digital PLL and the high accuracy of reproduced data subjected to phase synchronization by the digital PLL.例文帳に追加

デジタルＰＬＬのループ遅延の短縮化と、そのデジタルＰＬＬによって位相同期が取られた再生データの高精度化とを両立させる。 - 特許庁

The radiation-hardened PLL includes an adjustable bandwidth loop filter.例文帳に追加

耐放射線型ＰＬＬは、調節可能な帯域幅のループ・フィルタを含む。 - 特許庁

The post-stage PLL circuit (20) is halted when the detection signal outputted from the pre-stage PLL circuit (10A) is at a first logic level, and on the other hand, when the detection signal is at a second logic level, the post-stage PLL circuit (20) is activated.例文帳に追加

後段のＰＬＬ回路（２０）は、前段のＰＬＬ回路（１０Ａ）から出力された検出信号が第１の論理レベルのとき、停止する一方、当該検出信号が第２の論理レベルのとき、動作する。 - 特許庁

To provide a circuit and a method for evaluating a PLL circuit, with which the characteristics of a PLL circuit can be easily and accurately measured.例文帳に追加

ＰＬＬ回路の特性を簡単に且つ正確に測定することのできるＰＬＬ回路の評価回路及び評価方法を提供する。 - 特許庁

To provide a PLL circuit that can be reduced in size, at a low cost.例文帳に追加

小型化およびコストダウンを図ることができるＰＬＬ回路を提供する。 - 特許庁

To obtain a digital PLL device capable of attaining simple and stable synchronization.例文帳に追加

簡便で安定した同期を可能とするデジタルＰＬＬ装置を提供する。 - 特許庁

PLL CIRCUIT, INFORMATION RECORDER, AND METHOD FOR GENERATING RECORDING CLOCK例文帳に追加

ＰＬＬ回路及び情報記録装置並びに記録用クロックの生成方法 - 特許庁

To provide a PLL circuit for suppressing long-term jitters.例文帳に追加

出力クロック信号のロングタームジッタを抑制するＰＬＬ回路を提供する。 - 特許庁

To provide a PLL circuit which effectively suppresses the noise.例文帳に追加

ノイズの抑圧を効果的に行うことができるＰＬＬ回路を提供する。 - 特許庁

PHASE DIFFERENCE DETECTION CIRCUIT FOR PLL (PHASE-LOCKED LOOP) CIRCUIT WITH BUILT-IN VOLTAGE-CONTROLLED OSCILLATOR例文帳に追加

電圧制御発振器を内蔵したＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）回路の位相差検出回路 - 特許庁

To provide a phase lock loop (PLL) system having locking and tracking modes of operation.例文帳に追加

同期モードと追跡動作モードを有する位相同期ループ（ＰＬＬ）システム。 - 特許庁

To provide a technology that can stably operate a PLL circuit.例文帳に追加

ＰＬＬ回路を安定して動作させることが可能な技術を提供する。 - 特許庁

ZERO CROSS DISTORTION FREE PHASE COMPARATOR AND PLL CONTROL METHOD USING THE SAME例文帳に追加

ゼロクロス歪フリー位相比較器およびそれを用いたＰＬＬ制御方式 - 特許庁

The apparatus includes an TW-EAM and a PLL coupled thereto.例文帳に追加

本装置は、ＴＷ−ＥＡＭ及びそれに接続されたＰＬＬを備える。 - 特許庁

The clock signal is generated from the output of the adder 36 by a PLL 44.例文帳に追加

加算器３６の出力からＰＬＬ４４でクロック信号を生成する。 - 特許庁

PLL CIRCUIT, TELEVISION RECEIVER, AND BEAT IMPROVEMENT METHOD FOR TELEVISION RECEIVER例文帳に追加

ＰＬＬ回路、テレビジョン受信機、及びテレビジョン受信機のビート改善方法 - 特許庁

A PLL circuit 5 is connected to the buffer memory 2 and the D/A converter 3.例文帳に追加

バッファメモリ２およびＤ／Ａ変換器３にＰＬＬ回路５を接続する。 - 特許庁

To improve the accuracy of a PLL circuit without incurring an increase in its circuit scale.例文帳に追加

回路規模を増加することなく、ＰＬＬ回路の精度を向上する。 - 特許庁

To provide a PLL circuit that can avoid an erroneous lock stable mode.例文帳に追加

誤ロック安定モードを回避することのできるＰＬＬ回路を提供する。 - 特許庁

A PLL loop is driven in the frequency to synchronize the carrier.例文帳に追加

この周波数にてＰＬＬループを駆動させて搬送波の同期を行う。 - 特許庁

CIRCUIT AND METHOD FOR COUNTING PLL LOCK FREQUENCY例文帳に追加

ＰＬＬロック周波数計数回路およびＰＬＬロック周波数計数方法 - 特許庁

Moreover, the PLL circuit generates the clock synchronized with the above reference signal.例文帳に追加

また、ＰＬＬ回路は上記基準信号に同期したクロックを生成する。 - 特許庁

Further, the PLL circuit is constituted by using the voltage-controlled oscillator.例文帳に追加

さらに、前記電圧制御発振器を用いてＰＬＬ回路を構成する。 - 特許庁

CHARGE PUMP CIRCUIT, PLL FREQUENCY SYNTHESIZER CIRCUIT, AND MOBILE COMMUNICATION EQUIPMENT例文帳に追加

チャージポンプ回路、ＰＬＬ周波数シンセサイザ回路、および移動体通信機器 - 特許庁

The phase shifter 53 is interposed between the switcher 51 and the PLL circuit 54.例文帳に追加

フェーズシフタ５３は、切替器５１とＰＬＬ回路５４との間に介在する。 - 特許庁

A free-run frequency setting unit 20 is provided for a PLL circuit unit 10.例文帳に追加

ＰＬＬ回路部１０に対してフリーラン周波数設定部２０を設ける。 - 特許庁

To provide a method and an apparatus for inspecting an integrated circuit which measures the PLL lock up time, without influencing the response characteristics of a PLL.例文帳に追加

ＰＬＬの応答特性に影響を及ぼすことなく、ＰＬＬロックアップ時間の測定を可能とする集積回路の検査方法と検査装置を実現する。 - 特許庁

To provide a phase detector for a PLL (phase-locked loop), minimizing a false lock between a frequency-division reference frequency signal and the signal from a loop frequency divider.例文帳に追加

分周基準周波数信号と、ループ分周器からの信号との虚偽ロックを最小限に抑えるPLLのための位相検出器を提供する。 - 特許庁

This phase synchronous circuit is composed of a PLL part comprising a phase comparator 1, a charge pump 2, a loop filter 3, the VCO 4, and a frequency divider 5, and a calibration circuit 14 for automatically adjust a frequency range of the VCO.例文帳に追加

位相比較器1、チャージポンプ2、ループフィルタ3、VCO4、分周器5からなるPLL部と、VCOの周波数範囲を自動調整するキャリブレーション回路14で構成する。 - 特許庁

To provide a control method for timing recovery PLL by which a pseudo lock of timing recovery PLL can be prevented, while preventing the pull-in period from becoming long.例文帳に追加

タイミングリカバリＰＬＬの疑似ロックを防ぐとともに、引き込み期間の長期化を防ぐことができるタイミングリカバリＰＬＬの制御方法を提供すること。 - 特許庁

To implement a PLL circuit for generating a signal with a slight frequency change while relatively reducing a signal frequency division rate and suppressing an increase in phase noise.例文帳に追加

信号の分周比を比較的少なくし、また位相雑音の増加も抑圧した上で微少な周波数変化した信号を生成するPLL回路を実現する。 - 特許庁

To provide a method and apparatus for detecting jitter of a phase locked loop (PLL), which is capable of detecting a jitter level of the PLL even without using a separate jitter measurement device.例文帳に追加

別途のジッタ計測装備を使用せずとも位相同期ループのジッタ水準を検出できる位相同期ループのジッタ検出方法及び装置を得る。 - 特許庁

Loop filters 15, 25 are provided to the input side of the oscillator 12 of the first PLL 11 and to the input side of the motor 22 of the second PLL 21.例文帳に追加

上記第１ＰＬＬ１１の発振器１２の入力側及び上記第２ＰＬＬ２１のモータ部２２の入力側には、それぞれ、ループフィルタ１５，２５を設ける。 - 特許庁

A means is provided to change the dividing ratio of the PLL clock generator of a CPU 32 provided in a control unit 3 so as to switch the output frequency of the PLL clock generator.例文帳に追加

制御部３のＣＰＵ３２のＰＬＬクロック発生器の分周比を変えることによってその出力周波数を切替える手段を設けた。 - 特許庁

Furthermore, an analog PLL (APLL) 53 generates a second receiving user clock CRU2 phase-synchronously with a clock (phase comparison clock) resulting from frequency-dividing the first receiving user clock CRU1.例文帳に追加

また、アナログPLL(APLL)５３は、第１の受信ユーザクロックＣ_RU1を分周したクロック(位相比較クロック)に位相同期した第２の受信ユーザクロックＣ_RU2を生成する。 - 特許庁

In the case of searching at the frequency band A, the PLL circuit 11 and the PLL circuit 12 are oscillated at different frequencies within the frequency band A at the same time.例文帳に追加

帯域Ａでサーチを行う場合には、ＰＬＬ回路１１とＰＬＬ回路１２とを帯域Ａ内の異なる周波数で同時に発振させる。 - 特許庁

To provide a PLL circuit which can make convergence at a high speed and convert an IF signal into an RF signal and a radio communication terminal device using the PLL circuit.例文帳に追加

高速収束可能な、ＩＦ信号をＲＦ信号に変換するＰＬＬ回路と該ＰＬＬ回路を用いた無線通信端末機器を提供する。 - 特許庁

A PLL drive control part 73 sets the control range A of a PLL circuit 65 on the basis of the center frequency C and the frequency range Δf.例文帳に追加

ＰＬＬ駆動制御部７３は、中心周波数Ｃ及び周波数範囲Δｆに基づき、ＰＬＬ回路６５の制御範囲Ａを設定する。 - 特許庁