「PLL」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

When a PLL circuit is in a stable state, the PLL circuit converts the difference between the two input voltages into a current, which controls the oscillation frequency of a VCO 25.例文帳に追加

ＰＬＬ回路が安定状態のときには、２つの入力電圧の電圧差を電流に変換して、ＶＣＯ２５の発振周波数を制御する。 - 特許庁

At this time, since the output of the main PLL loop and the sub-PLL loop is the same phase, the frequency can be continuously switched without interrupting the phase.例文帳に追加

このとき、メイン及びサブＰＬＬループの出力は同位相であるから、位相が途切れることなく連続的に周波数を切り替えることができる。 - 特許庁

To provide a frequency-variable PLL circuit, in which time for stabilizing the PLL circuit is reduced and the jitter of an output signal is suppressed.例文帳に追加

ＰＬＬ回路の安定化に要する時間短縮および出力信号のジッタの抑制を図る周波数可変型ＰＬＬ回路を提供する。 - 特許庁

To judge inside an LSI or the like that a PLL circuit is stabilized by using an originally oscillated clock (reference clock) to measure the frequency of a PLL clock by each prescribed cycle.例文帳に追加

源振クロックで所定サイクル毎に周波数を測定することで、ＰＬＬ回路が安定したことをＬＳＩ内部等で検査可能にする。 - 特許庁

The adjusting module 22 equalizes a waveform of an input reproduction signal to output an equalized reproduction signal to a binarizer 28 and a PLL circuit 23.例文帳に追加

調整モジュール２２は、入力された再生信号の波形等化を行い、波形等化された再生信号を、２値化部２８およびPLL回路２３に出力する。 - 特許庁

A PLL part 31 converts non-synchronous sampling data supplied from an AGC/DCC part 4 to synchronous sampling data conforming to algorithm corresponding to PR(1, -1) or PR(1, 0, -1).例文帳に追加

PLL部３１は、PR(1，-1)またはPR(1,0,-1)に対応するアルゴリズムに従って、AGC/DCC部４から供給される非同期サンプリングデータを同期サンプリングデータに変換する。 - 特許庁

To provide a PLL circuit which faithfully makes a PLL response to jitter included in an input clock by using a phase frequency comparator manufactured at a low production cost.例文帳に追加

製造コストが安くできる位相周波数比較器を用いて入力クロックの含むジッタに忠実にＰＬＬ応答するＰＬＬ回路を提供する。 - 特許庁

To provide a semiconductor integrated circuit having a PLL circuit for easily generating a PLL clock signal having an arbitrary number of clocks with a logic circuit.例文帳に追加

ロジック回路により任意のクロック数を有するＰＬＬクロック信号を簡単に生成するＰＬＬ回路備えた半導体集積回路を提供する。 - 特許庁

A control selector 105 alternates and supplies the control signals from the zeroth-order PLL circuit 102 and primary PLL circuit 103 to the VCXO in sequence.例文帳に追加

制御セレクタ１０５は、０次ＰＬＬ回路１０２又は１次ＰＬＬ回路１０３からの制御信号を順次切り替えてＶＣＸＯに供給する。 - 特許庁

Since this can exclude the possibility of useless PLL changeover, the power consumption in the PLL changeover mode can be reduced.例文帳に追加

それにより、無駄なＰＬＬ切り換えを排除することができるので、ＰＬＬ切り換えモードにおける消費電力の低減を達成することができる。 - 特許庁

Compartments 102C and 102E are arranged adjacently, and wirings and terminals between a first PLL circuit 28 and a second PLL circuit 56 are shared.例文帳に追加

区画室１０２Ｃ，１０２Ｅを隣接して配置し、第１のＰＬＬ回路２８と第２のＰＬＬ回路５６との間の配線や端子を共通化する。 - 特許庁

An output signal from the 1st PLL is fed back to a mixer provided after a 1st stage frequency divider in a feedback loop of the 2nd PLL.例文帳に追加

第１のＰＬＬからの出力信号は第２のＰＬＬのフィードバックループにおいて初段分周器の後に設けられた混合器にフィードバックされる。 - 特許庁

To provide a digital signal recording and reproducing device sharing a voltage control oscillator and being suitable for various insert-records in a reproducing PLL and a recording PLL.例文帳に追加

再生ＰＬＬと記録ＰＬＬにおいて、電圧制御発振器を共用し、各種インサート記録に適したデジタル記録再生装置を提供すること。 - 特許庁

To provide a PLL circuit for improving a response characteristic for frequency control compared with a conventional PLL circuit by speeding up a voltage-current conversion operation for generating a current for controlling a current controlled oscillating circuit configuring a VCO.例文帳に追加

VCOを構成する電流制御発振回路を制御する電流を生成する電圧−電流変換の動作を高速化して、従来に比較して周波数制御の応答特性を向上させるPLL回路を提供する。 - 特許庁

To provide a PLL circuit whose design can be simplified by decreasing number (n) of LPFs having been required for a conventional PLL circuit to one so as to reduce a mount area and the number of pins and to provide the radio communication terminal using the PLL circuit.例文帳に追加

ＰＬＬ回路でｎ個必要だったＬＰＦを１個に削減することで、実装面積およびピン数を減らし、設計を簡略化することができるＰＬＬ回路およびそれを用いた無線通信端末機器を提供する。 - 特許庁

An offset value addition section 9 outputs a corrected PCR obtained by adding the offset received from the offset calculation section 8 to the PCR received from a demultiplexer 7 to any corresponding PLL section among PLL sections 10-1-10-8.例文帳に追加

オフセット値付加部９は、デマルチプレクサ７から入力されるPCR値にオフセット値計算部８から入力されるオフセット値を加算して得られる補正済みのPCR値をPLL部１０−１乃至１０−８のうちの対応するものに出力する。 - 特許庁

The block 91 is capable of generating the PLL clock corresponding to the rotational speed of a disk based on a signal inputted from the generator 83 even in a state where the rotational speed of the disk does not reach a regulated speed.例文帳に追加

PLLブロック９１は、１／Ｍカウンタリファレンスジェネレータ８３より入力される信号に基づいて、ディスクの回転速度が規定速度に達していない状態でも、ディスクの回転速度に応じたPLLクロックを生成することができる。 - 特許庁

To enable a controllable oscillator to generate an output signal and to be switched over between a first clock signal and a second clock signal for use as the input clock signal of a PLL regarding the PLL and a method for the operation of the PLL.例文帳に追加

ＰＬＬ及びＰＬＬの動作方法に関し、制御可能なオシレータが出力信号を発生し且つＰＬＬの入力クロック信号として使用するために第一クロック信号及び第二クロック信号の間でスイッチオーバーさせる。 - 特許庁

To provide a method for inspecting a PLL (phase-locked loop) circuit, which can quickly and easily inspect a leak (leakage) of a lowpass filter (LPF) in the PLL circuit included in a semiconductor integrated circuit, and the PLL circuit with an inspection function.例文帳に追加

半導体集積回路に内蔵されるＰＬＬ（フェーズロックドループ）回路中のローパスフィルタ（ＬＰＦ）のリーク（漏洩）を迅速簡単に検査できるＰＬＬ回路の検査方法及びその検査機能つきＰＬＬ回路を提供する。 - 特許庁

Thus, a PLL device whose pull in time is similar to that of individual PLL circuits as a whole and which has a large capture range can be realized by using a plurality of PLL circuits different in the capture ranges.例文帳に追加

本発明によれば、キャプチャーレンジの異なる複数のＰＬＬ回路を使用することによって、全体として引き込み時間は個々のＰＬＬ回路と同じであり、かつ大きなキャプチャーレンジを持ったＰＬＬ装置を実現可能である。 - 特許庁

A PLL changeover control circuit 124 is provided with a 2nd control means that restores a transition state of PLL changeover control by a 1st control means to an original state in the case that a stop condition of PLL changeover holds before an output clock signal of a PLL circuit is selected by a selection means.例文帳に追加

ＰＬＬ回路の出力クロック信号が選択手段によって選択される前にＰＬＬ切り換えの中止条件が成立した場合に、第１制御手段によるＰＬＬ切り換え制御の遷移状態をもとの状態に戻すための第２制御手段をＰＬＬ切り換え制御回路１２４に設ける。 - 特許庁

A PLL circuit 200 includes a phase tracking loop and a frequency tracking loop.例文帳に追加

ＰＬＬ回路２００は位相追従ループと周波数追従ループを備える。 - 特許庁

APPARATUS AND METHOD FOR USING ELECTRICAL FUSES TO STORE PLL CONFIGURATION DATA例文帳に追加

電気ヒューズを用いてＰＬＬ構成データを格納するための装置及び方法 - 特許庁

To properly maintain PLL pull-in performance during high-density recording.例文帳に追加

高密度記録の際にＰＬＬ引き込み性能を良好に維持できるようにする。 - 特許庁

The PLL circuit employs the control voltage generating circuit.例文帳に追加

本発明のＰＬＬ回路は、このような制御電圧発生回路を適用している。 - 特許庁

To provide a PLL frequency synthesizer having a low noise characteristic with no adjustment.例文帳に追加

無調整でかつ低雑音特性を有するＰＬＬ周波数シンセサイザを得る。 - 特許庁

To provide a PLL circuit which can obtain a stable phase noise characteristic.例文帳に追加

安定した位相雑音特性を得ることができるＰＬＬ回路を提供する。 - 特許庁

ARITHMETIC PROCESSING METHOD FOR PLL CIRCUIT AND THE SAME LOGICAL SIMULATION METHOD USING例文帳に追加

ＰＬＬ回路の演算処理方法およびそれを用いた論理シミュレーション方法 - 特許庁

To reduce the size/cost of a substrate 21 having a PLL circuit 1 formed thereon.例文帳に追加

ＰＬＬ回路１が形成されて成る基板２１の小型化・低コスト化を図る。 - 特許庁

DATA REPRODUCING DEVICE AND CONTROL METHOD FOR PLL CIRCUIT FOR THE SAME例文帳に追加

データ再生装置及びデータ再生装置におけるＰＬＬ回路の調整方法 - 特許庁

To provide a frequency automatic correction PLL circuit that carries out stable operation.例文帳に追加

安定した動作を行なう周波数自動補正ＰＬＬ回路を提案する。 - 特許庁

METHOD AND DEVICE FOR SHORTENING PLL PULL-IN TIME FOR SRTS CLOCK REPRODUCTION例文帳に追加

ＳＲＴＳクロック再生用ＰＬＬ引込み時間短縮方法及び装置 - 特許庁

To perform a stable operation of a PLL circuit even while reducing the number of parts.例文帳に追加

部品点数を削減しながらもＰＬＬ回路の安定した動作を行う。 - 特許庁

To provide a PLL circuit whose lock time can be shortened.例文帳に追加

ＰＬＬ回路のロック・タイムを短縮し得るＰＬＬ回路を提供しようとする。 - 特許庁

The difference signal is then used to drive an oscillator in the charge pump PLL.例文帳に追加

次いで、差動信号を使用して、チャージ・ポンプＰＬＬで発振器を駆動する。 - 特許庁

The linear PLL includes a VCO having a first and a second tuning elements.例文帳に追加

線形ＰＬＬは第１及び第２の同調要素を有するＶＣＯを含む。 - 特許庁

VOLTAGE CONTROLLED OSCILLATOR, PLL CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

電圧制御発振器およびＰＬＬ回路および半導体集積回路装置 - 特許庁

PHASE-LOCKED LOOP(PLL)/CLOCK GENERATOR HAVING PROGRAMMABLE DEVIATION AND FREQUENCY例文帳に追加

プログラム可能なずれ及び周波数を有するフェーズロックループ（ＰＬＬ）・クロック発生器 - 特許庁

CHARGE PUMP CIRCUIT, CHARGE PUMP APPARATUS, PLL CIRCUIT, DLL CIRCUIT, AND CLOCK DATA RECOVERY SYSTEM例文帳に追加

チャージポンプ回路、チャージポンプ装置、ＰＬＬ回路、ＤＬＬ回路、クロックデータリカバリシステム - 特許庁

TELEVISION DEVICE AND PRESET DEVICE FOR PLL TUNER AND ITS METHOD例文帳に追加

テレビジョン装置、ＰＬＬチューナのプリセット装置およびＰＬＬチューナのプリセット方法 - 特許庁

PLL CIRCUIT AND METHOD FOR CONTROLLING VARIABLE DELAY LINE CONSTITUTING THE SAME例文帳に追加

ＰＬＬ回路及びＰＬＬ回路を構成する可変ディレイラインの制御方法 - 特許庁

FREQUENCY COMPARATOR CIRCUIT, PLL FREQUENCY SYNTHESIZER TEST CIRCUIT, AND ITS TEST METHOD例文帳に追加

周波数比較回路、ＰＬＬ周波数シンセサイザテスト回路及びそのテスト方法 - 特許庁

A PLL part 22 multiplies the output frequency from the signal generating part 21.例文帳に追加

ＰＬＬ部２２は、信号発生部２１からの出力周波数を逓倍化する。 - 特許庁

To provide an oscillator control apparatus which can establish a stable PLL operation.例文帳に追加

安定したＰＬＬ動作を確立できる発振器制御装置を提供する。 - 特許庁

To avoid unstable state and deterioration, in the phase noise characteristics of a PLL circuit.例文帳に追加

ＰＬＬ回路の不安定状態や位相雑音特性の劣化を回避する。 - 特許庁