「PLL」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

A PLL synthesizer (300) using PLL design shortens a synchronizing time by using an open loop stage and a closed loop stage.例文帳に追加

かかるＰＬＬ設計を用いるＰＬＬシンセサイザ（３００）は、開ループ段階と閉ループ段階を用いて同期時間を短くする。 - 特許庁

To make a system including a PLL circuit entering a deadlock state speedily recover to its normal state without troubling a user.例文帳に追加

デッドロック状態に陥ったPLL回路を含むシステムをユーザの手を煩わせることなく、速やかに正常な状態に復帰させる。 - 特許庁

To reduce leakage to a PLL circuit from an output line and to prevent a malfunction of the PLL circuit in a high frequency device such as a receiver and a transmitter provided with an oscillator undergoing PLL control.例文帳に追加

ＰＬＬ制御される発振器を備えた受信機及び送信機等の高周波装置において、出力線路からＰＬＬ回路への飛び込みを低減させ、ＰＬＬ回路の誤動作を防止する。 - 特許庁

Thus, the PLL circuit can cope with a sampling frequency with a range wider than that of a conventional PLL circuit without extending a variable frequency width of an output of a VCO 21 more than that of the conventional PLL circuit.例文帳に追加

これにより、ＶＣＯ２１の出力の可変周波数幅を従来のものより広げることなく、しかも、従来より広い範囲のサンプリング周波数に対応することが可能となる。 - 特許庁

The generator 83 generates the signal of the lead-in frequency of the PLL block 91 based on a signal inputted from the detector 86 and outputs it to the block 91.例文帳に追加

１／Ｍカウンタリファレンスジェネレータ８３は、ウォブル信号周期検出器８６より入力される信号に基づいて、PLLブロック９１の引き込み周波数の信号を生成し、PLLブロック９１に出力する。 - 特許庁

To prevent the influence of one PLL circuit from being exerted upon the other PLL circuit when supplying power to each block in two systems of PLL circuits for transmitting and receiving on the same semiconductor substrate.例文帳に追加

同一半導体基板上の送信受信用２系統ＰＬＬ回路における各ブロックの電源供給で、一方のＰＬＬ回路の影響が他方のＰＬＬ回路に生じることを防ぐ。 - 特許庁

In the case of reception, the operation of the PLL is stopped and a charge pump output from the PLL is brought into a high impedance state and the circuit is operated as an open loop.例文帳に追加

受信時に、ＰＬＬの動作を停止させ、該ＰＬＬのチャージポンプ出力をハイインピーダンス状態として、オープンループ動作させる。 - 特許庁

To provide a PLL circuit with a wide output frequency range.例文帳に追加

出力周波数レンジの広いＰＬＬ回路を提供すること。 - 特許庁

To suppress the influence of a PLL loop filter upon a modulation signal.例文帳に追加

ＰＬＬのループフィルタが変調信号におよぼす影響を抑える。 - 特許庁

To reduce the cycle-to-cycle jitter of a fractional-N PLL circuit.例文帳に追加

フラクショナル−Ｎ ＰＬＬ回路のサイクルトゥサイクルジッターを低減すること。 - 特許庁

In operating, the equalizer is capable of receiving a filtered and integrated version of an error signal generated by a phase detector in the PLL.例文帳に追加

動作時に、等化器はPLLの位相検出器が生成するエラー信号のフィルタリングされ、かつ、積分されたバージョンを受信することができる。 - 特許庁

To provide a PLL circuit which can limit variation of the frequency or the lockup time, or degradation of the PLL characteristics.例文帳に追加

周波数やロックアップ時間が変動したり、ＰＬＬ特性が劣化したりするのを抑えることのできるＰＬＬ回路を提供する。 - 特許庁

A multiplication PLL (phase lock loop) 107 multiplies a reference clock to output a result of multiplication.例文帳に追加

逓倍ＰＬＬ１０７は、基準クロックを逓倍して出力する。 - 特許庁

To provide a PLL circuit reducing phase noise and facilitating design.例文帳に追加

位相ノイズを低減し、設計が容易なＰＬＬ回路を提供する。 - 特許庁

To provide a PLL circuit capable of improving the spurious characteristics and semiconductor integrated circuit for communication with the PLL circuit packaged therein.例文帳に追加

スプリアス特性の向上が実現可能なＰＬＬ回路およびそれを搭載した通信用半導体集積回路装置を提供する。 - 特許庁

Not only the PLL of a higher-hierarchy macro 5 but also lower- hierarchy macros 104 are respectively provided with PLL macros 15 and 11-14.例文帳に追加

上位階層マクロ５のＰＬＬ５だけでなく下位階層マクロ１〜４それぞれにもＰＬＬマクロ１１〜１４それぞれを備えている。 - 特許庁

An inputted clock signal is supplied to a PLL, and an output clock from the PLL is supplied to the adjacent acoustic unit.例文帳に追加

入力されたクロック信号はＰＬＬに供給され、ＰＬＬからの出力クロックは当該隣接する音響ユニットに出力される。 - 特許庁

To provide a PLL which does not require a dynamic range of a large phase error.例文帳に追加

位相誤差の大きなダイナミック・レンジを必要としないＰＬＬ。 - 特許庁

To provide a phase locked loop (PLL) that sets a gain automatically.例文帳に追加

利得を自動的に設定する位相ロックループＰＬＬを提供する。 - 特許庁

To provide a jitter correction device of a PLL circuit synchronizing with a reference clock frequency by detecting clock jitter generated from the PLL circuit.例文帳に追加

ＰＬＬ回路から発生するクロックジッタを検出し、基準クロック周波数と同期するＰＬＬ回路のジッタ補正装置を提供する。 - 特許庁

To provide a digital PLL whose power consumption is reduced as a digital PLL which outputs phase difference information in the form of a digital value.例文帳に追加

位相差情報をデジタル値で出力するデジタルＰＬＬにおいて、消費電力を抑えたデジタルＰＬＬを提供することにある。 - 特許庁

VARIABLE DELAY CIRCUIT AND PLL-FM MODULATION CIRCUIT USING THE SAME例文帳に追加

可変遅延回路およびそれを用いたＰＬＬ−ＦＭ変調回路 - 特許庁

PLL CIRCUIT, DEADLOCK STATE RESTORATION METHOD, AND SIGNAL PROCESSING DEVICE例文帳に追加

ＰＬＬ回路、デッドロック状態復旧方法、および信号処理装置 - 特許庁

VOLTAGE CONTROLLED OSCILLATOR WITH INPUT CHANGEOVER SWITCH AND PLL CONTROL OSCILLATOR例文帳に追加

入力切替電圧制御発振器及びＰＬＬ制御発振器 - 特許庁

PLL CIRCUIT, AND COMMUNICATION APPARATUS AND LOOPBACK TEST METHOD THEREOF例文帳に追加

ＰＬＬ回路、並びに通信装置及びその折り返し試験方法 - 特許庁

To provide a PLL circuit(phase locked loop circuit)that can realize a high speed PLL circuit and improvement of a C/N characteristic.例文帳に追加

ＰＬＬ回路の高速化とＣ／Ｎ特性の改善を同時に実現することができるＰＬＬ回路（位相同期ループ回路）を提供する。 - 特許庁

PLL FREQUENCY SYNTHESIZER CIRCUIT AND FREQUENCY TUNING METHOD THEREOF例文帳に追加

ＰＬＬ周波数シンセサイザ回路及びその周波数チューニング方法 - 特許庁

A PLL circuit 3 generates a multi-phase clock from an input clock.例文帳に追加

ＰＬＬ回路３は入力クロックからマルチフェイズクロックを生成する。 - 特許庁

PLL SYNTHESIZER CIRCUIT FOR AM/FM RECEIVER AND SWITCHING METHOD THEREOF例文帳に追加

ＡＭ／ＦＭ受信機用ＰＬＬシンセサイザ回路とその切り替え方法 - 特許庁

To provide a PLL circuit that can reduce a spurious signal in a phase comparison frequency component accompanying an output signal from the PLL circuit.例文帳に追加

ＰＬＬ回路の出力信号に付随する位相比較周波数成分のスプリアス信号を低減するＰＬＬ回路を提供する。 - 特許庁

MULTIPLE PLL OSCILLATOR AND MULTIPLE CW RADAR EMPLOYING THE SAME例文帳に追加

多周波ＰＬＬ発振器及びそれを用いた多周波ＣＷレーダ - 特許庁

A timing reference is provided to a locking loop circuit, such as a PLL.例文帳に追加

ロックループ回路、たとえばＰＬＬにタイミング基準が提供される。 - 特許庁

SYSTEM AND METHOD FOR CONTROLLING PLL TRANSIENT RESPONSE例文帳に追加

ＰＬＬ過渡応答制御システムおよびＰＬＬ過渡応答制御方法 - 特許庁

PLL (PHASE LOCKED LOOP) CIRCUIT, IMAGE READING APPARATUS AND ELECTRONIC DEVICE USING THE SAME例文帳に追加

ＰＬＬ回路、これを用いた画像読取装置及び電子機器 - 特許庁

The reference clock generated by the PLL is supplied to the decoder 13.例文帳に追加

ＰＬＬが生成した基準クロックがデコーダ１３に供給される。 - 特許庁

PLL FREQUENCY SYNTHESIZER, AND AUTOMATIC SELECTION METHOD FOR FREQUENCY OF OSCILLATOR例文帳に追加

ＰＬＬ周波数シンセサイザ，発振器の周波数自動選択方法 - 特許庁

To provide a digital frequency detector to be used for a digital PLL or a frequency synthesizer, and a digital PLL using the digital frequency detector.例文帳に追加

デジタルＰＬＬや周波数シンセサイザなどに使用されるデジタル周波数検出器及びこれを用いたデジタルＰＬＬを提供する。 - 特許庁

If it is not decided in a step S6 that the deadlock state successively exceeds the number of times, the PLL circuit is made to recover in a step S7.例文帳に追加

ステップＳ６で、デッドロック状態が連続して所定の回数を越えたと判定されなければ、ステップＳ７でPLL回路を復旧させる。 - 特許庁

To provide a multi-conversion PLL with high reliability by limiting a change in IF in the multi-conversion PLL.例文帳に追加

本発明は、多変換ＰＬＬにおけるＩＦ変化を制限して信頼性の高い多変換ＰＬＬを提供することを目的とする。 - 特許庁

The PLL circuit includes a rough adjustment loop section and a fine adjustment loop section.例文帳に追加

ＰＬＬ回路は、粗調整ループ部と微調整ループ部を有する。 - 特許庁

CIRCUIT AND METHOD FOR DETECTING PLL SYNCHRONIZATION IN MAGNETIC TAPE DRIVE例文帳に追加

磁気テープ装置におけるＰＬＬ同期検出回路および方法 - 特許庁

PHASE COMPARATOR FOR JOSEPHSON CIRCUIT AND PLL CIRCUIT USING THE SAME例文帳に追加

ジョセフソン回路用位相比較器及びこれを用いたＰＬＬ回路 - 特許庁

For example, PLL-Dex (poly-L-lysine-g dextran) or PLL-PEG (poly-L-lysine-g-polyethylene glycol) can be used as the carrier.例文帳に追加

担体としては、たとえばポリ−Ｌ−リジン−ｇ−デキストラン、あるいはポリ−Ｌ−リジン−ｇ−ポリエチレングリコールなどを用いることができる。 - 特許庁

PLL FREQUENCY SYNTHESIZER AND SELECTION METHOD FOR ITS OSCILLATION FREQUENCY例文帳に追加

ＰＬＬ周波数シンセサイザ及びその発振周波数選択方法 - 特許庁

To provide a PLL lock detection circuit capable of obtaining a high-precision PLL lock detection signal and eliminating a smoothing circuit.例文帳に追加

高精度のＰＬＬロック検出信号を得るとともに、平滑回路を削除することができるＰＬＬロック検出回路を提供する。 - 特許庁