「Parallel/serial conversion」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

The data transfer control apparatus comprises an encode circuit 54 for encoding data and generating special codes, a parallel/serial conversion circuit 56 for converting parallel data from the encode circuit 54 into serial data, and a transmitter circuit OUTTX for receiving the serial data and transmitting the special codes and the data via a serial signal line.例文帳に追加

データ転送制御装置は、データの符号化と特殊コードの生成を行うエンコード回路５４と、エンコード回路５４からのパラレルデータをシリアルデータに変換するパラレル／シリアル変換回路５６と、シリアルデータを受け、特殊コードとデータをシリアル信号線を介して送信するトランスミッタ回路ＯＵＴＴＸを含む。 - 特許庁

A storage section of even data in which data of a bit read out first are included such as the memory cell array SAe and the like is arranged to a side closing to an input/output pad PA, at the time of read-out, the first read-out data are transmitted always to the multiplexer MUX through a shorter wiring from a parallel-serial conversion circuit.例文帳に追加

メモリセルアレイＳＡｅ等、一番最初に読み出すビットのデータが含まれるｅｖｅｎデータの記憶部を入出力パッドＰＡに近い側に配置し、読出時には一番最初の読出データを常にパラレル−シリアル変換回路からの配線が短い方を介してマルチプレクサＭＵＸへ伝達する。 - 特許庁

The expected value of the pseudo random number is generated through the same equation with the forming equation used by the random number generating circuit 3, and it is detected that the generated expected value is coincident with the parallel data from the random number generating circuit 3, so that errors occurring when parallel-serial conversion is carried out can be easily and surely detected.例文帳に追加

乱数発生回路３が用いた生成方程式と同じ方程式にて擬似乱数の期待値を生成し、生成した期待値と乱数発生回路３からのパラレルデータとの一致検出を行うため、並直列変換を行う際に生じたエラーを簡易かつ確実に検出できる。 - 特許庁

On the other hand, in the fine mode, a parallel-serial conversion circuit 130 converts compression data TD01 and TD23 obtained by compressing every 2 bits (TD0, TD1 and TD2, TD3) of the test output data of the plurality of bits to one bit into one piece of serial data and then sequentially outputs the one piece of serial data as data DQ0.例文帳に追加

一方、ファインモードでは、複数ビットのテスト出力データの２ビット毎（ＴＤ０，ＴＤ１およびＴＤ２，ＴＤ３）を１ビットに圧縮した圧縮データＴＤ０１およびＴＤ２３を、パラレルシリアル変換回路１３０によって１シリアルデータに変換した上で、データＤＱ０として順次出力される。 - 特許庁

According to the present invention, however, since the timing synchronization unit 13 of a demodulating means 26 determines symbol synchronization timing of a decoding unit 10 using a digital signal output from a delay detection unit 8, the decoding unit 10 and a parallel/serial conversion unit 11 in post-stages can stop operating before the symbol synchronization timing is determined.例文帳に追加

しかしながら、本発明では、復調手段２６のタイミング同期部１３が、遅延検波部８から出力されるディジタル信号を用いて復号部１０におけるシンボル同期タイミングを決定するので、シンボル同期タイミングが決定するまでの間は後段の復号部１０及びパラレル／シリアル変換部１１が動作を停止することができる。 - 特許庁