「Parallel/serial conversion」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

An inverse Fourier transform section 120 applies inverse Fourier transform to the modulated data by the modulation section 100 and outputs a transmission data signal to a parallel-serial conversion section 130, which applies parallel- serial conversion to the transmission data signal to output a serial signal.例文帳に追加

逆フーリエ変換部１２０は、変調部１００の変調データを逆フーリエ変換して送信データ信号を出力すると、パラレル−シリアル変換部１３０は、送信データ信号をパラレル−シリアル変換してシリアル信号を出力する。 - 特許庁

A parallel serial conversion section being a component of an output data conversion section 8 of the reception section 4 converts a base band reception data signal 20 from an analog/digital converter 112 into a serial signal and a differential output signal conversion section of the output data conversion section 8 converts an output signal of a parallel serial conversion section into a differential signal and outputs the differential signal to a transmission line 12.例文帳に追加

受信部４の出力データ変換部８を構成するパラレル・シリアル変換部は、Ａ／Ｄ変換部１１２からのベースバンド受信データ信号２０をシリアル信号に変換し、出力データ変換部８の差動出力信号変換部は、パラレル・シリアル変換部の出力信号を差動信号に変換して伝送路１２に出力する。 - 特許庁

One group of lines is connected between an input/output circuit 17 and a serial/parallel conversion circuit 16a, 16c, 16d, and between the input/output circuit 17 and the parallel/ serial conversion circuit 16b.例文帳に追加

入出力回路１７とシリアル／パラレル変換回路１６ａ、１６ｃ、１６ｄ及びパラレル／シリアル変換回路１６ｂとの間が、それぞれ１組のラインで接続される。 - 特許庁

The transmission data generating circuit 6 receives the PB tone data L8 and the timing enable signal L5, applies speed conversion to the PB tone data by means of parallel/serial conversion and transmits the resulting data.例文帳に追加

送出データ生成回路６は、ＰＢ音データＬ８とタイミングイネーブル信号Ｌ５を受信し、ＰＢ音データをパラレルからシリアルに速度変換して送出する。 - 特許庁

Consequently, there is no need for serially transferring image data and circuits, such as a parallel/serial conversion circuit, serial output circuit, serial/parallel conversion circuit, and parallel input circuit are not needed.例文帳に追加

その結果、画像データをシリアル転送する必要が無く、パラレル／シリアル変換回路やシリアルアウトプット回路、シリアル／パラレル変換回路やパラレルインプット回路などの回路が不要である。 - 特許庁

An optical transceiver module M1 is provided with a light emitting module 12, a light receiving module 14, a parallel/serial conversion IC 18, a substrate 22, a casing 24, etc.例文帳に追加

光トランシーバモジュールＭ１は、発光モジュール１２、受光モジュール１４、パラレル／シリアル変換ＩＣ１８、基板２２、筐体２４等を備える。 - 特許庁

To provide a parallel/serial conversion circuit which achieves a low cost, a high speed and a high accuracy without using an ultrahigh speed clock.例文帳に追加

超高速クロックを用いることなく低コストで高速化および高精度化を実現できるパラレル／シリアル変換回路を提供すること。 - 特許庁

A memory for plotting data and a memory for overlay data are united and turned to a memory module, and buffers are set between the memory and a parallel/serial conversion circuit.例文帳に追加

描画データ用メモリとオーバレイ用メモリをまとめてメモリモジュール化し、このメモリとパラレル・シリアル変換回路間にバッファを設ける。 - 特許庁

To surely perform parallel-serial conversion on a high-speed data signal while suppressing timing deviation between a data signal and a clock signal input to a data converter after a second stage even when variation or the like of a power supply voltage occurs in a parallel-serial conversion circuit of multistage configuration.例文帳に追加

多段構成のパラレル−シリアル変換回路について、電源電圧の変動等が生じた場合でも、２段目以降のデータ変換部に入力されるデータ信号およびクロック信号のタイミングずれを抑制して、高速なデータ信号のパラレル−シリアル変換を確実に実行する。 - 特許庁

The apparatus also includes a parallel-serial conversion circuit 109 which transmits data of a subject image outputted by the image pickup device 105 and a PLL circuit 112 which controls an operation frequency of the parallel-serial conversion circuit 109 according to a length of a horizontal blanking period of the operation mode.例文帳に追加

そして、撮像素子１０５から出力される被写体像のデータを伝送するパラレル／シリアル変換回路１０９と、動作モードの水平ブランキング期間の長さに応じてパラレル／シリアル変換回路１０９の動作周波数を制御するＰＬＬ回路１１２とを備える。 - 特許庁

In the parallel/serial conversion circuit 5, the parallel data with bits of a predetermined number (n) synchronized with a first clock signal CLK1 and the parallel data with the arbitrary number of bits selected from (m) bits are input to a parallel/serial conversion section 25, and the serial data DOUT of n+m bits are output synchronously with a second clock.例文帳に追加

パラレル／シリアル変換回路５は、第１のクロック信号CLK1に同期する、所定数ｎビットのパラレルデータ及びｍビットから選択される任意のビット数のパラレルデータをパラレル／シリアル変換部２５に入力し、第２のクロックに同期させてｎ＋ｍビットのシリアルデータDOUTを出力する。 - 特許庁

To provide a parallel/serial conversion circuit and electronic apparatus with which power consumption is reduced when parallel data to be transferred are not input.例文帳に追加

転送するパラレルデータが入力されない場合に、消費電力を低減するパラレル／シリアル変換回路及び電子機器を提供すること。 - 特許庁

To provide a parallel/serial conversion circuit capable of varying the frequency ratio of both clock frequencies in converting parallel data into serial data.例文帳に追加

パラレルデータからシリアルデータへの変換に際して、双方のクロック周波数について周波数比を可変にするパラレル／シリアル変換回路を提供する。 - 特許庁

In a decoder of a digital receiver, a bit metric calculation section 100 is provided with differential bit metric calculation sections 101-106, a parallel-serial conversion section 110 and a level conversion section 120.例文帳に追加

ディジタル受信装置の復号装置において、ビットメトリック演算部１００は、差分ビットメトリック計算部１０１〜１０６と並列直列変換部１１０とレベル変換部１２０を備える。 - 特許庁

Then the output of the scramble section 101 or the bypass 102 is introduced to a parallel/serial conversion section 105 or an unbalance/balance conversion section 106 via an output changeover section 108.例文帳に追加

そして、スクランブル部１０１の出力及びバイパス経路１０２の出力を出力切替部１０８によりパラレル／シリアル変換部１０５及び不平衡／平衡変換部１０６に導出する。 - 特許庁

A parallel/serial mutual conversion circuit for input-output of a DI/DO signal and a digital/analog conversion circuit for input-output of an AI signal are mounted on the side of the terminal block.例文帳に追加

端子台側にはＤＩ／ＤＯ信号入出力のためのパラレル／シリアルの相互の変換回路と、ＡＩ信号入出力のためのディジタル／アナログ変換回路を実装する。 - 特許庁

To make it possible to convert also a parallel data signal having no periodicity by using a parallel/serial(P/S) conversion clock making it unnecessary to adjust periodical deviation from a parallel signal.例文帳に追加

パラレル信号との周期ずれの調整が不要なパラレル／シリアル変換用クロックを用い、周期的でないパラレルデータ信号も変換可能にする。 - 特許庁

To provide a portable terminal that can continuously perform normal display during switching resolution and has a parallel-serial conversion circuit including a PLL circuit.例文帳に追加

解像度を切り替える際に正常な表示を継続して行なうことが可能な、ＰＬＬ回路を含むパラシリ変換回路を備えた携帯端末を提供する。 - 特許庁

To provide an optical module capable of preventing electromagnetic mutual interference even when using a transmission/reception integrated type parallel/serial conversion IC.例文帳に追加

送受信一体型のパラレル／シリアル変換ＩＣを用いた場合においても、電磁的な相互干渉を防ぐことが可能な光モジュールを提供すること。 - 特許庁

The transfer speed of the data output from the parallel/serial conversion circuit is set higher than the signal transfer speed in the second interface.例文帳に追加

上記パラレル・シリアル変換回路の出力データの転送速度は、上記第２インタフェースにおける信号伝達速度に比べて高速に設定される。 - 特許庁

This logic verification device uses parallel-serial conversion, and adopts a time division transfer method when transmitting/receiving signals from a plurality of signal lines through one physical line.例文帳に追加

パラレル−シリアル変換を用い、複数の信号線からの信号を1本の物理線上で送信、受信する時分割転送方法を採用する。 - 特許庁

Data in the first and second jitter-data latch circuits 17, 18 are compared with each other by a jitter comparison circuit 19 and outputted via a parallel/serial conversion circuit 20.例文帳に追加

第１及び第２のジッタ情報ラッチ回路１７，１８のデータがジッタ比較回路１９で比較され、パラレル／シリアル変換回路２０を経て出力される。 - 特許庁

In this image transfer system, a decryption part 733 of a serial/parallel conversion part 103 outputs a decryption error signal when serial data from a parallel/serial conversion part 102 are not encrypted data corresponding to predetermined conversion table (figure 5).例文帳に追加

この画像転送システムでは、シリアルパラレル変換部１０３の復号化部７３３は、パラレルシリアル変換部１０２からのシリアルデータが所定の変換テーブル(図５)に対応した符号化データではないときに、復号化エラー信号を出力する。 - 特許庁

A signal transmitter comprises a parallel/serial conversion part 20 which converts a plurality of first parallel signals A_1,..., A_n outputted synchronously and parallelly to at least a single line of serial signals B_1,..., B_n, and the one or more serial transmission paths 22 which transmits the serial signals B_1,..., B_n converted by the parallel/serial conversion part 20.例文帳に追加

信号伝送装置は、同期して並列に出力される複数の第１のパラレル信号Ａ_1，…，Ａ_nを、少なくとも１ラインのシリアル信号Ｂ_1，…，Ｂ_nに変換するパラレル／シリアル変換部２０と、パラレル/シリアル変換部２０で変換されたシリアル信号Ｂ_1，…，Ｂ_nを伝送する１つ又はそれ以上のシリアル伝送路２２と、を有する。 - 特許庁

To provide a signal transmission apparatus capable of transmitting a plurality of data through one signal line without the need for both parallel-serial conversion at a transmission section and serial-parallel conversion at a reception section.例文帳に追加

送信部でのパラレル−シリアル変換及び受信部でのシリアル−パラレル変換をそれぞれ行うことなく、１本の信号線で複数のデータを伝送することができる信号伝送装置を得る。 - 特許庁

The transmitting/receiving apparatus includes a parallel/serial conversion circuit, a waveform deterioration circuit and a transmitting circuit in a transmitting unit and includes a receiving circuit, a serial/parallel conversion circuit and an error detection circuit in a receiving unit.例文帳に追加

送受信装置は、パラレル／シリアル変換回路、波形劣化回路および送信回路を送信部に備え、受信回路、シリアル／パラレル変換回路およびエラー検出回路を受信部に備える。 - 特許庁

A first serial/parallel conversion circuit 16a is arranged adjacent to the address decoder 12, a parallel/serial conversion circuit 16b is arranged adjacent to the sense amplifier 13, and further a second serial/parallel conversion circuit 16c is arranged adjacent to the write-amplifier 14.例文帳に追加

第１のシリアル／パラレル変換回路１６ａがアドレスデコーダ１２に隣接して配置され、パラレル／シリアル変換回路１６ｂがセンスアンプ１３に隣接して配置され、さらに、第２のシリアル／パラレル変換回路１６ｃがライトアンプ１４に隣接して配置される。 - 特許庁

In the transmission, the control data are converted into serial signals of a serial format specification of the inspection target 2 by a parallel/serial conversion circuit 30 and transmitted from an interface C24 to the inspection target 2.例文帳に追加

送信時にパラレル／シリアル変換回路３０で検査対象２のシリアルフォーマット仕様のシリアル信号に変換、インターフェイスＣ２４から検査対象２へ送信される。 - 特許庁

When the CPU 10 is in the sleep mode, a parallel/serial conversion circuit 40 detects state changes of the switches 51-54, and notifies the CPU 10 about the state changes by an interrupt.例文帳に追加

またＣＰＵ１０がスリープモードの場合、パラレル／シリアル変換回路４０がスイッチ５１〜５４の状態変化を検出し、割り込みによりＣＰＵ１０へ状態変化を通知する。 - 特許庁

The parallel-serial converter 100 includes: a conversion circuit 110: a flip-flop circuit 120; a generation circuit 130; a detection circuit 140; and a control circuit 150.例文帳に追加

パラレル−シリアル変換器１００は、変換回路１１０と、フリップフロップ回路１２０と、生成回路１３０と、検出回路１４０と、制御回路１５０と、を備えている。 - 特許庁

To provide a parallel-serial conversion circuit capable of transmitting serial data without the need for a transmission path for a bit delimiter signal with low power consumption while preventing the circuit scale from being increased.例文帳に追加

回路規模の増大を防ぎ、低消費電力で、ビット区切り信号の伝送経路を設けずにシリアルデータを伝送可能なパラレル・シリアル変換回路を提供する。 - 特許庁

The parallel-serial conversion unit 22 forms a signal frame in a form in which a signal is included at a beginning by firstly processing the signal whose constraint on timing is severe.例文帳に追加

パラレルシリアル変換部２２は、タイミング上の制約が厳しい信号を最初に処理することにより、その信号が最初に含まれる形で信号フレームを形成する。 - 特許庁

To provide a parallel-serial conversion circuit that can reduce power consumption while suppressing skew and jitter of a data signal and a strobe signal to the utmost.例文帳に追加

データ信号及びストローブ信号のスキュー及びジッタを極力抑制しながら、消費電力を低減することができるパラレル−シリアル変換回路を提供する。 - 特許庁

PARALLEL-SERIAL CONVERSION CIRCUIT, SERIAL DATA GENERATING CIRCUIT, SYNCHRONIZING SIGNAL GENERATING CIRCUIT, CLOCK SIGNAL GENERATING CIRCUIT, SERIAL DATA TRANSMISSION APPARATUS, SERIAL DATA RECEIVER, AND SERIAL DATA TRANSMISSION SYSTEM例文帳に追加

パラレル・シリアル変換回路、シリアルデータ生成回路、同期信号生成回路、クロック信号生成回路、シリアルデータ送信装置、シリアルデータ受信装置およびシリアルデータ伝送システム - 特許庁

When transmitting, the control circuit 200 performs the parallel/serial conversion of transmit data, converts the data to the format determined by the communication standards, and outputs the converted data to the Mbus.例文帳に追加

制御回路２００において、送信のとき送信データをパラレル／シリアル変換し、さらに通信規格によって決められたフォーマットに変換してＭｂｕｓに出力する。 - 特許庁

A first parallel/serial conversion unit 144-1 performs serial/parallel conversion of a first (1) coded transmission signal c142-1a and a first (2) coded transmission signal c142-1b input in parallel to generate and output a first serial coded transmission signal PC145-1.例文帳に追加

第1パラレル/シリアル変換部144-1は、パラレルに入力される第1(1)符号化送信信号c142-1a及び第1(2)符号化送信信号c142-1bを、パラレル/シリアル変換して、第1シリアル符号化送信信号PC145-1を生成して出力する。 - 特許庁

To provide a high speed photoelectric conversion circuit, a parallel-serial converter, and an optical signal processor, of which the process speeds are not limited by the response speed of a photoelectric conversion element or a photoconductive switch.例文帳に追加

光電変換回路及びそれを用いた光信号処理装置に関し、光電変換素子や光伝導スイッチの応答速度に律速されない高速の光電変換回路、パラレルシリアル変換装置、光信号処理装置を実現する。 - 特許庁

To prevent the occurrence of image density unevenness, by preventing the occurrence of temporal variation (jitter) in a duty ratio of a development AC clock signal, when performing parallel/serial conversion of the development AC clock signal.例文帳に追加

現像ＡＣクロック信号をパラレル／シリアル変換する際に、現像ＡＣクロック信号のデューティ比に経時変動（ジッタ）が発生することを防止し、画像濃度ムラの発生を防止する。 - 特許庁

First and second channels 20 and 22 include clock phase shift circuits 26 and 28 and signal generation blocks 10 and 12 having memories, parallel/serial conversion circuits and DACs.例文帳に追加

第１及び第２チャンネル２０及び２２は、クロック位相シフト回路２６及び２８と、メモリ、並直列変換回路、ＤＡＣを有する信号発生ブロック１０及び１２を具えている。 - 特許庁

To provide an automatic skew adjustment device that can automatically adjust a skew between serial transmission lines, when using a plurality of the serial transmission lines for high speed parallel-serial conversion transmission.例文帳に追加

高速パラレル-シリアル変換伝送において複数のシリアル伝送路を用いる場合に、シリアル伝送路間のスキューを自動的に調整することができる自動スキュー調整装置を提供する。 - 特許庁

The noncontact tag 1 comprises an antenna coil 11, a power supply circuit 12, a clock generation circuit 13, a data setting circuit 14, a parallel-serial conversion circuit 15, and a load modulation circuit 16.例文帳に追加

非接触タグ１は、アンテナコイル１１と、電源回路１２と、クロック生成回路１３と、データ設定回路１４と、パラレル・シリアル変換回路１５と、負荷変調回路１６と、を備えている。 - 特許庁

The detected signal from the detection circuit 43, which is treated as a bit signal of parallel signals, is converted into a serial signal by a parallel-serial conversion circuit 50 and is supplied to the microcomputer 70.例文帳に追加

検出回路４３からの検出信号をパラレル信号の１つのビット信号として、パラレル−シリアル変換回路５０でシリアル信号に変換し、マイコン７０に供給する。 - 特許庁

To provide a semiconductor integrated circuit device where high-speed operation circuit such as a serial/parallel conversion circuit, a parallel/serial conversion circuit or the like is built in, and which permits an ordinary semiconductor inspection apparatus to inspect the high-speed operation circuit.例文帳に追加

シリアルパラレル変換回路及びパラレルシリアル変換回路等の高速動作回路を内蔵し、しかも一般的な半導体集積回路検査装置による該高速動作回路の検査が可能な半導体集積回路装置を提供すること。 - 特許庁

The data read from the FIFO 14 are given to a P/ S.format conversion section 15, which applies parallel/serial conversion to the data and converts the format of the data into an audio format, a D/A converter 16 receiving the data converts the data into an analog audio output signal and provides an output.例文帳に追加

ＦＩＦＯ１４から読み出されたデータは、Ｐ／Ｓ・フォーマット変換部１５でパラレル／シリアル変換されると共にオーディオフォーマットに変換されたのち、Ｄ／Ａ変換器１６でＤ／Ａ変換されてアナログオーディオ出力信号として出力される。 - 特許庁

The receiver 2 includes: a plurality of MC-DS/CDMA reception means 22; a spatiotemporal transmission diversity decoding means 25; a parallel/serial conversion means 23; and a decoding de-interleave means 24.例文帳に追加

受信装置２は、複数のＭＣ−ＤＳ／ＣＤＭＡ受信手段２２と、時空間送信ダイバーシチデコーディング手段２５と、パラレル／シリアル変換手段２３と、デコーディングデインタリーブ手段２４とを有する。 - 特許庁