「Parallel/serial conversion」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

A parallel-serial conversion circuit 112 reads a 8-bit parallel data out of a memory 100 according to the delay parallel data clock (DP_CLK), and converts it into a serial data according to the serial data clock (S_CLK).例文帳に追加

並直列変換回路１１２は、遅延並列データ・クロック（ＤＰ＿ＣＬＫ）に応じて８ビットの並列データをメモリ１００から読出し、直列データ・クロック（Ｓ＿ＣＬＫ）に従って直列データに変換する。 - 特許庁

A parallel/serial interface circuit 3 is provided with a transmission side interface function to serial data and an ECC check bit generation function, generates the ECC check bit of an address, data and a command every time 1 byte is transferred, adds the ECC check bit corresponding to each byte after the transfer of 1 byte and outputs it to a parallel/serial conversion circuit 4.例文帳に追加

パラレル・シリアルインタフェース回路３は、シリアルデータへの送信側インタフェース機能と、ＥＣＣチェックビット生成機能とを有し、１ｂｙｔｅ転送する毎にアドレス、データおよびコマンドのＥＣＣチェックビットを生成し、各々１ｂｙｔｅ転送後、各ｂｙｔｅに対応したＥＣＣチェックビットを付加してパラレル・シリアル変換回路４に出力する。 - 特許庁

A 2-channel video output signal from the 2D/3D conversion circuit 12 is converted into a 1-channel video signal via a parallel serial conversion circuit 13 or outputted as a parallel stereoscopic video signal via output signal selection circuits 14, 15.例文帳に追加

２Ｄ／３Ｄ変換回路１２の２チャネルの映像出力信号はパラレル−シリアル変換回路１３を介して１チャネルの映像信号に変換されるか、または出力信号選択回路１４，１５を介してパラレル立体映像信号として出力される。 - 特許庁

A parallel-serial conversion unit 22 of a transmitting circuit 20 multiplexes n signals synchronizing with a transmission clock which is a high speed of n times (n is two or more integer) or more than a synchronization clock CK_SYNC, and converts to a serial form.例文帳に追加

送信回路２０のパラレルシリアル変換部２２は、同期クロックＣＫ＿ＳＹＮＣよりもｎ倍（ｎは２以上の整数）以上高速な伝送クロックに同期してｎ本の信号を多重化してシリアル形式へ変換する。 - 特許庁

To provide an integrated circuit which performs parallel-serial conversion of data and outputs the data in a simple constitution, regardless of whether the number of pieces of data outputted in response to one command is 2^N or not.例文帳に追加

１つのコマンドに応答して出力されるデータが２^Ｎ個の場合と２^Ｎ個でない場合との何れの場合でも、簡単な構成でデータを並列−直列変換して出力する集積回路を提供する。 - 特許庁

To provide a parallel/serial conversion circuit that copes with a low frequency and converts parallel data into serial data at a low cost, with a simple circuit configuration.例文帳に追加

ｎビットのパラレルデータをシリアルデータに変換する場合に、ｎ倍周波数のシリアルクロックやｎビットのシフトレジスタを用いると、高周波数のクロックや高周波数対応の回路素子を用いることになるため、回路構成が複雑になる。 - 特許庁

To provide a parallel/serial conversion device for performing high level signal transmission while reducing the number of signal lines.例文帳に追加

本発明は、信号線の数を削減しつつ、高度な信号伝達を行うパラレル−シリアル変換装置、パラレル−シリアル変換システム、パラレル−シリアル変換制御方法、パラレル−シリアル変換制御プログラム及び記録媒体に関する。 - 特許庁

Each functional board carries out data communication between the boards, through serial transmission, by a parallel-serial conversion circuit (P←→S) mounted on a bus connection part, and determines the rightness of a data read by the serial transmission.例文帳に追加

各機能ボードは、バス接続部に搭載するパラレル−シリアル変換回路（Ｐ⇔Ｓ）によってボード間のデータ通信をシリアル伝送で行い、このシリアル伝送で読み込んだデータの正当性をソフトウェア処理で判断する。 - 特許庁

When receiving the 'link processing start' particular code from a serial / parallel conversion circuit 711 via a decoder 712, a link processing sequencer 210 generates a 'link processing start reception' particular code and transmits the code to a node from a selector 714 via an encoder 715 and a parallel / serial conversion circuit 716.例文帳に追加

リンク処理シーケンサ２１０は、シリアル→パラレル変換回路７１１からデコーダ７１２を介して「リンク処理開始」特殊コードを受信すると、「リンク処理開始受信」特殊コードを生成し、セレクタ７１４からエンコーダ７１５とパラレル→シリアル変換回路７１６を介してノードに送信する。 - 特許庁

To enhance the safety of a parallel/serial conversion connector with protection covers by, for example, preventing a semiconductor from electro-static breakdown, enhancing the strength of a connector fitting part, and preventing dropping of scraps of solder or the like.例文帳に追加

本発明は、保護カバー付パラレル・シリアル変換コネクタに関し、例えば、半導体を静電気破壊から防止し、コネクタ嵌合部分の強度を補強して、半田クズ等の落下を防止して安全性を高めることが課題である。 - 特許庁

A link processing sequencer 110 receives the instruction of link processing start from a diagnostic processor 30 and generates a 'link processing start' particular code, and a selector 611 transmits the code to an XSW via an encoder 612 and a parallel/serial conversion circuit 613.例文帳に追加

リンク処理シーケンサ１１０は、診断プロセッサ３０からリンク処理開始の指示を受け、「リンク処理開始」特殊コードを生成し、セレクタ６１１からエンコーダ６１２とパラレル→シリアル変換回路６１３を介してＸＳＷに送信する。 - 特許庁

To reduce the number of gates and power consumption and to make possible switching between MSB fast and LSB fast in simple configuration in an audio apparatus equipped with a signal processor for performing parallel/serial (P/S) conversion.例文帳に追加

パラレル／シリアル変換を行う信号処理装置を備えるオーディオ装置において、ゲート数および消費電力を削減することができるとともに、ＭＳＢファーストとＬＳＢファーストとの切換えを簡単な構成で可能とする。 - 特許庁

A receiver 241 receives transmitted signals, demodulates the signals having a different frequency by using Fourier transform, etc., respectively performs inverse spectrum spread of the signals by using the cyclic expansion diffusion code and obtains the transmission signal by performing parallel-serial conversion.例文帳に追加

受信装置２４１は、送信された信号を受信し、フーリエ変換などを用いて異なる周波数で復調し、そのそれぞれを巡回拡張拡散符号を用いてスペクトラム逆拡散し、パラレルシリアル変換して伝送信号を得る。 - 特許庁

In the image data receiving part 120, when a REFVCLK selection circuit 122 detects that the activation of a signal line is stopped, the REFVCLK selection circuit 122 measure an activation stop time, selects a REFVCLK corresponding to a corresponding measurement result and supplies the REFVCLK to a serial-parallel conversion circuit 121 and a parallel-serial conversion circuit 123.例文帳に追加

画像データ送信部１２０においては、ＲＥＦＶＣＬＫ選択回路１２２が、信号ラインの活性化が停止したことを検知すると、活性化停止時間の計測を行い、当該計測結果に対応するＲＥＦＶＣＬＫを選択してシリアル・パラレル変換回路１２１及びパラレル・シリアル変換回路１２３に供給する。 - 特許庁

The parallel/serial conversion circuit comprises: a data conversion circuit 51 to which RGB parallel data and a dot clock are input and which converts the RGB parallel data into RGB serial data on the basis of a multiplying clock; and a PLL circuit which outputs the multiplying clock and stops outputting the multiplying clock in response to a standby signal.例文帳に追加

本発明にかかるパラレル／シリアル変換回路は、ＲＧＢパラレルデータとドットクロックが入力され、逓倍クロックに基づいてＲＧＢパラレルデータをＲＧＢシリアルデータに変換するデータ変換回路５１と、逓倍クロックを出力し、スタンバイ信号によって逓倍クロックの出力動作を停止するＰＬＬ回路と、を備えるものである。 - 特許庁

Label switchboard 20 has OCTA (Optically Clocked Transistor Array)22 that carries out serial-parallel conversion of an optical label signal L inputted through PD21, transmits it to a CMOS processing circuit 23 as a label L, carries out parallel-serial conversion of new label L' converted in the CMOS processing circuit 23, and outputs it to an optical modulator 24.例文帳に追加

ラベル交換器２０は、ＰＤ２１を介して入力された光ラベル信号Ｌをシリアル−パラレル変換して、ラベルＬとしてＣＭＯＳ処理回路２３に送信し、ＣＭＯＳ処理回路２３において変換された新しいラベルＬ’をパラレル−シリアル変換して、光変調器２４に出力するＯＣＴＡ（Optically Clocked Transistor Array）２２を備えている。 - 特許庁

The 2-channel parallel stereoscopic video signal received via input signal selection circuits 16, 17 is directly outputted via output signal selection circuits 14, 15 and given to the 2D/3D conversion circuit 12 as the serial stereoscopic video signal via a parallel serial conversion circuit 18.例文帳に追加

入力信号選択回路１６，１７を介して入力された２チャネルのパラレル立体映像信号は出力信号選択回路１４，１５を介して直接出力されるとともにパラレル−シリアル変換回路１８を介してシリアル立体映像信号として２Ｄ／３Ｄ変換回路１２に入力される。 - 特許庁

Also, a second addition part 737 of the serial/parallel conversion part 103 outputs a sum check error signal when first addition data prepared by adding image data by a first addition part 504 of the parallel/serial conversion part 102 and second addition data prepared by adding the image data by the second addition part 737 are different.例文帳に追加

また、シリアルパラレル変換部１０３の第２の加算部７３７は、パラレルシリアル変換部１０２の第１の加算部５０４が画像データを加算して作成した第１の加算データと第２の加算部７３７が上記画像データを加算した第２の加算データとが異なっている場合にサムチェックエラー信号を出力する。 - 特許庁

In the ultrasonic probe 2, an ultrasonic receiving signal is subjected to A/D conversion by an analog/digital converter 28 and, after the obtained digital signal of a plurality of channels and a plurality of bits is subjected to P/S conversion by a parallel/serial converter 29, the obtained signal is converted to a light signal by an electrooptical transducer 30 to be transmitted by an optical fiber 52.例文帳に追加

超音波探触子２では、超音波の受信信号をアナログ／デジタル変換器２８でＡ／Ｄ変換し、得られた複数チャネル複数ビットのデジタル信号をパラレル／シリアル変換器２９でＰ／Ｓ変換した後、電光変換素子３０で光信号に変換して光ファイバ５２で伝送する。 - 特許庁

A selector 504 sets the combination of the group of memories 505 and the memory control units 501-504, and image data subjected to parallel/serial conversion by the memory control units 501-504 are subjected to various image processing according to modes by an image editing processor 506.例文帳に追加

セレクタ５０４はメモリ群５０５とメモリコントロール部５０１〜５０４の組み合わせを設定し、メモリコントロール部５０１〜５０４でパラレル／シリアル変換された画像データは画像編集処理部５０６でモードに従って各種画像処理が実施される。 - 特許庁

The Read-enable signal generation part 9 generates a Read-enable 10 signal from an Empty Flag outputted from the FIFO 6 and the signal from the delay circuit 7 and outputs this generated signal to a parallel/serial conversion part 10.例文帳に追加

Ｒｅａｄ−ｅｎａｂｌｅ信号形成部９は、ＦＩＦＯ６から出力されるＥｎｐｔｙＦｌａｇと、遅延回路７からの信号からＲｅａｄ−Ｅｎａｂｌｅ１０信号を形成し、パラレル／シリアル変換部１０へ出力する。 - 特許庁

A DDC signal, a control signal and an audio signal are converted into serial signals by a parallel/serial converter 45 by using a clock signal of the DVI Standards, are subjected to electro-optical conversion and transmitted to the receiver 5 using another core wire of the optical fiber cable 6.例文帳に追加

ＤＤＣ信号、制御信号、音声信号はＤＶＩ規格のクロック信号を用いてパラレル／シリアル変換器４５でシリアル信号に変換し、これを電光変換して光ファイバケーブル６の別の心線を使って受信器５に伝送する。 - 特許庁

To achieve the combination of independent optimum input and output bus width by equipping with a data transmission controller for effecting equivalent transmission capacity conversion between parallel-serial to permit customization by making a parallel bus width and a serial lane independent.例文帳に追加

本発明の目的は、パラレル-シリアル間の等価伝送容量変換を行うデータ伝送制御装置を具備し、パラレルバス幅、シリアルレーンを独立することでカスタマイズ可能とし、独立して最適な入出力バス幅の組み合わせを実現することにある。 - 特許庁

This hybrid circuit 1000 has a serial parallel converter 110, a parallel type signal conversion circuit 200, an inverse discrete Fourier transform circuit (IDFT) 300 and parallel serial converters 301, 302.例文帳に追加

ハイブリッド回路１０００は、直並列変換器１１０、単位差動符号化回路１２０−１、…、１２０−Ｎ、並列型信号変換回路２００、離散フーリエ逆変換回路（ＩＤＦＴ）３００、並びに並直列変換器３０１及び３０２を有する。 - 特許庁

One of six parallel-serial conversion circuits 51 synchronizes a parallel composite signal CMP-P with 8-bit width inputted in 13.5 MHz frequency with a bit clock B-CLK outputted by a data clock output circuit 52 and converts it into a serial composite CMP-S.例文帳に追加

６個の並列直列変換回路５１の一つは、13.5MHzの周波数で入力される８ビット幅の並列のコンポジット信号CMP-Pを、データクロック出力回路５２が出力するビットクロックB-CLKに同期して、直列のコンポジット信号CMP-Sへと変換する。 - 特許庁

This data recording controller is provided with a data fetch circuit 11, an 8-16 modulation circuit 12, a stream controller 13, SRAMs 14a and 14b and a parallel/serial (P/S) conversion circuit 15, and they synchronize with a clock and perform respective processing.例文帳に追加

データ記録制御装置は、データフェッチ回路１１と８−１６変調回路１２とストリームコントローラ１３とＳＲＡＭ１４ａおよび１４ｂとパラレル／シリアル（Ｐ／Ｓ）変換回路１５とを備え、これらがクロックに同期してそれぞれの処理を行う。 - 特許庁

Then a data division/composite converter 8 of the 2nd station 2 applies parallel serial conversion to the data received by the 1st-3rd wireless communication units 7a-7c and rearranges the received data in the same sequence as that of the transmission data to demodulate the data into the original serial data.例文帳に追加

そして、第２の局２では、第１〜第３の無線通信装置７ａ〜７ｃが受信したデータをデータ分割・複合変換器８でパラレルーシリアル変換し、受信したデータを送信データと同じ順番に並べ替えることにより元のシリアルデータに復調する。 - 特許庁

The parity generation circuit 101 of a 0 side 10 adds redundant bits to the input signals s11 of respective signal lines and attains parallel signals s12 and p10 and a parallel/serial conversion circuit 103 multiplexes them to serial signals s13 by timing signals t10 and outputs them.例文帳に追加

０ｓｉｄｅ１０のパリティ生成回路１０１は、各信号線の入力信号ｓ１１に冗長ビットを付加してパラレル信号ｓ１２、ｐ１０とし、パラレルシリアル変換回路１０３はタイミング信号ｔ１０によりシリアル信号ｓ１３に多重して出力する。 - 特許庁

When the signal DT5 with the high level is given to an abnormality notice signal generating section 7, the generating section 7 discriminates it to be a notice of the broken line of a twisted wire pair and this information is transmitted to an optical fiber via a parallel serial conversion circuit 8, an optical transmission section 9 and an optical interface 10.例文帳に追加

”Ｈ“の信号ＤＴ５が異常通知信号生成部７に入力されると、より対線リンク断の通知と判断され、この情報は並直列変換回路８、光送信部９、光インターフェース１０を介して光ファイバへと送信される。 - 特許庁

Four sets of serial signals each having the same number of pixels as that of the HDTV system outputted from a parallel/serial conversion section 26 are simultaneously displayed through a CCU(Camera Control Unit) 30 in a way that they are displayed as a moving picture with the high resolution four times that of an HDTV image.例文帳に追加

並列／直列変換部２６から出力された各々ＨＤＴＶ方式と同じ画素数の４組の直列信号は、ＣＣＵ３０を通して同時に表示されることにより、ＨＤＴＶ画像の４倍の高解像度動画像として表示される。 - 特許庁

To provide a signal multiplexing circuit (parallel/serial conversion circuit) which multiplexes, in time division manner, N pieces of low speed signals into a single high speed signal, in which, especially, a high speed clock is not used at a final stage of the multiplexing circuit to abolish timing constraint.例文帳に追加

Ｎ本の低速信号を１本の高速信号に時分割多重化する信号多重化回路に関し、特に、多重化回路の最終段で高速クロックを使わないことでタイミング制約を無くした信号多重化回路（パラレル／シリアル変換回路）を提供する。 - 特許庁

And data is converted to serial data by parallel-serial conversion circuits P-Se and P-So and successively outputted synchronizing with rise and fall of a basic clock CLK by a multiplexer MUX, and applied to a NMOS transistor NTR of an open drain output circuit.例文帳に追加

そして、パラレル−シリアル変換回路Ｐ−Ｓｅ及びＰ−Ｓｏでシリアルデータに変換してマルチプレクサＭＵＸで基本クロックＣＬＫの立上りと立下りに同期して順次出力し、オープンドレイン出力回路のＮＭＯＳトランジスタＮＴＲに印加する。 - 特許庁

The repeater receives signals respectively output from the vehicle travel management devices, samples the signals by weighting based on respective communication speeds of the signals and performs parallel-serial conversion of the plurality of signals into a signal to be output to one signal line.例文帳に追加

そして、中継装置が、車両通行管理機器それぞれの出力した信号を受信し、信号のそれぞれの通信速度に基づく重み付けにより、信号をサンプリングしてそれら複数の信号を一つの信号線へ出力する信号へとパラレルシリアル変換する。 - 特許庁

In this vacuum pump, the turbo molecular pump body 300 and the control device 400 are provided with a converting circuit 363 and a converting circuit 463 for performing serial/parallel conversion and parallel/serial conversion respectively, and control signals existing between the turbo molecular pump body 300 and the control device 400 can be communicated using a serial communication bus 360.例文帳に追加

ターボ分子ポンプ本体３００と制御装置４００は、シリアル−パラレル変換及びパラレル−シリアル変換を行う変換回路３６３及び変換回路４６３をそれぞれ備えており、ターボ分子ポンプ本体３００と制御装置４００との間に存在する制御信号をシリアル通信バス３６０を用いて、交信することが可能である。 - 特許庁

A coding circuit 102 of this data transmitter assembles a plurality of tributary signals demultiplexed by a serial parallel conversion circuit 101 into frames, a parallel serial conversion circuit 104 multiplexes signals that are subject to only bit synchronization among the tributary signals by delay circuits 103 and transmits the multiplexed signal to a transmission line 110.例文帳に追加

データ送信装置１０が、直並列変換回路１０１により多重分離された複数のトリビュタリ信号を符号化回路１０２によりフレーム化し、遅延回路１０３によりトリビュタリ信号間の同期としてビット同期のみをおこなった信号を並直列変換回路１０４により多重化して伝送路１１０上に送信する。 - 特許庁

To provide a semiconductor integrated circuit device having a built-in high-speed operation circuit such as a serial-parallel conversion circuit or a parallel-serial conversion circuit, capable of inspecting the high-speed operation circuit by a general semiconductor integrated circuit inspection device, and reducing an influence of a cross talk between high-speed signal wires in the semiconductor integrated circuit device.例文帳に追加

シリアルパラレル変換回路、パラレルシリアル変換回路等の高速動作回路を内蔵し、しかも一般的な半導体集積回路検査装置による高速動作回路の検査が可能であり、さらに半導体集積回路装置内の高速信号配線間のクロストークの影響の低減も可能な半導体集積回路装置を提供すること。 - 特許庁

An SFTD coding section 10 generates, at least two transmission signals where the frequency arrangement of transmission data digital symbols in time series are adjusted, convert each transmission signal into parallel by serial/parallel conversion sections 11 and 12, and converts to OFDM signal by IDFT sections 13 and 14 and parallel/serial conversion sections 15 and 16 for transmission.例文帳に追加

ＳＦＴＤ符号化部１０で、時系列となった送信データディジタルシンボルの周波数配置の順序と位相を調整した送信信号を少なくとも２つ生成し、それぞれの送信信号を、シリアル／パラレル変換部１１、１２でパラレルに変換した後、ＩＤＦＴ部１３、１４及びパラレル／シリアル変換部１５、１６でＯＦＤＭ信号に変換して送信する。 - 特許庁

The protocol converter has register buffers (RBUFc0-RBUFc15) each having a parallel-serial conversion function, converts serial data fed from the input/output terminals to the SDRAM devices into parallel data, and converts parallel data fed from the SDRAM devices to the input/output terminals into serial data.例文帳に追加

プロトコルコンバータは、並直変換機能を有するレジスタバッファ（ＲＢＵＦｃ０〜ＲＢＵＦｃ１５）を有し、入出力端子からＳＤＲＡＭデバイスへ供給される直列データを並列データに変換し、ＳＤＲＡＭデバイスから入出力端子へ供給される並列データを直列データに変換する。 - 特許庁

On-vehicle equipment on the receiving side converts a received signal into a digital signal, generates four modulation wave signals by detecting the amplitude of four components from the digital signal converted by a receiving switch circuit 23 and demodulates each modulation signal into serial signals by a parallel/serial conversion circuit 22.例文帳に追加

受信側車載機器は、受信した信号をデジタルに変換し、受信スイッチ回路２３で変換したデジタル信号より４成分の振幅を検出して４つの変調波信号を生成し、パラレル／シリアル変換回路２２で各変調波信号をシリアル信号に復調する。 - 特許庁

In the clock changing circuit, odd-numbered and even-numbered routes are alternatively and selectively controlled to be subjected to parallel/serial conversion with a one multiplied definer signal (×)DEF synchronized with a two multiplied clock CLK (×2) to securely change a one multiplied clock CLK (×1) of two routes to a two multiplied clock (×2) of one route.例文帳に追加

２逓倍クロックＣＬＫ（×２）に同期した１逓倍のデファイナ信号（×１）ＤＥＦで、奇数番号ルートと偶数番号ルートとが交互に選択制御されてパラレル／シリアル変換され、２ルートの１逓倍クロックＣＬＫ（×１）から１ルートの２逓倍クロック（×２）に確実に乗換えられる。 - 特許庁

To ensure timing margin of serial parallel conversion at an output stage, even when the timing adjustment for a parallel clock and a serial clock is difficult in the configuration, where parallel input data are parallel-serial converted and an LSI is used to process the converted signal.例文帳に追加

パラレル入力データをパラレルシリアル変換してからＬＳＩで信号処理を行い、その結果をシリアルパラレル変換して出力する構成で、パラレル用クロックとシリアル用クロックのタイミング調整が難しい場合でも、出力段におけるシリアルパラレル変換のタイミングマージンを確保できるようにする。 - 特許庁

To provide an optical trigger type parallel/serial conversion circuit in which a serial electric pulse, which is hardly affected by variation in circuit parameter (in other words, a production error) or variation in optical pulse energy, having a fixed pulse width is outputted onto a transmission line and its operation is further accelerated.例文帳に追加

回路パラメータのばらつき（すなわち、作製誤差）や、光パルスエネルギーの変動に影響されにくい一定なパルス幅を有するシリアル電気パルスを伝送線路上に出力すること、及びその動作のさらなる高速化を実現する光トリガ型パラレル−シリアル変換回路を提供する。 - 特許庁

After a recording head control part 109 accesses an image data memory 110 and takes image data of an amount of one line per head (128 nozzles), the recording head control part 109 outputs the image data by every one block (8 bits) to a parallel/serial conversion part 112 and a comparator 111.例文帳に追加

画像データメモリ１１０に記録ヘッド制御部１０９がアクセスし、１ヘッド１行分（１２８ノズル分）の画像データを取り込むと、記録ヘッド制御部１０９は、１ブロック分ずつ画像データ（８ｂｉｔ）をパラレル・シリアル変換部１１２および比較器１１１に出力する。 - 特許庁

To provide a semiconductor integrated circuit device in which a high-speed operation circuit such as a parallel-serial conversion circuit is built in, a general semiconductor integrated circuit inspecting device can inspect the high-speed operation circuit and crosstalk between intra-device high-speed signal wirings can be reduced.例文帳に追加

パラレルシリアル変換回路等の高速動作回路を内蔵し、しかも一般的な半導体集積回路検査装置による該高速動作回路の検査が可能で、装置内高速信号配線間のクロストークの低減も可能な半導体集積回路装置を提供すること。 - 特許庁

They are given to 1st-n-th processing sections 1171-117n with different timings by 1st-n-th 1/n clock signals 1151-115n and processed, and an n to 1 parallel serial conversion circuit 119 at the post stage assembles the data in respective timings to obtain an n-multiple data 121.例文帳に追加

これらは第１〜第ｎの１／ｎクロック信号１１５_1〜１１５_nによって異なったタイミングで第１〜第ｎの処理部１１７_1〜１１７_nに入力されて処理され、後段のｎ対１並直列変換回路１１９でそれぞれのタイミングでデータの組み込みが行われてｎ多重データ１２１となる。 - 特許庁