| 例文 |
bit processingの部分一致の例文一覧と使い方
該当件数 : 1559件
An exemplary apparatus includes a window comparator 14 operative to generate an output signal having a first value if the input signal is within a desired voltage region; a sampling device 16 operative to sample the output signal; an event array counter 24 representing the number of sampled inputs within one or more desired time offsets and the desired voltage regions; and a trigger processing circuit 26 operative to generate a bit offset signal that controls the counting.例文帳に追加
装置は、入力信号が所望の電圧範囲内にあるときに最初の値をもつ出力信号を発生するウィンドウコンパレータと、前記出力信号をサンプリングするサンプリングデバイスと、１或いはそれ以上の所望の時間オフセットと所望の電圧範囲内でサンプリングされた入力の数を表す事象アレイカウンタと、該カウントを制御するビットオフセット信号を発生するトリガー処理回路を含む。 - 特許庁
An interleave circuit 204 having a plurality of schemes for rearranging data is used to select data wherein the number of the same bit streams is small, from a plurality of data after rearrangement processing by an interleave output selector circuit 205 and inputting the selected data to a mapping circuit 206, thereby reducing the difference between the maximum amplitude value of an OFDM signal generated by an inverse Fourier transform circuit 207 and the average amplitude value.例文帳に追加
データの並び替え方式を複数持つインタリーブ回路２０４を用い、複数の並び替え処理後のデータのうちから同一のビット列の数が少ないデータをインタリーブ出力選択回路２０５で選択してマッピング回路２０６へ入力することで、逆フーリエ変換回路２０７で生成されるＯＦＤＭ信号の最大振幅値と平均振幅値の差を小さくすることが可能になる。 - 特許庁
The information recorder is provided with: an encryption part for encrypting information of the same size as the number of bits of an encryption key including confidential information by using an NVRAM readable/writable by the bit unit and the encryption key; and a write part for writing information subjected to the encryption processing to an encryption area having a predetermined capacity of the integer-multiplied number of bits of the encryption key in the NVRAM.例文帳に追加
ビット単位で読み書き可能なＮＶＲＡＭと、暗号鍵を用いて、極秘情報を含む該暗号鍵のビット数と同じサイズの情報に対して暗号化処理を施す暗号化部と、ＮＶＲＡＭにおいて当該暗号鍵のビット数の整数倍の予め定められた容量を有する暗号化領域に対して、暗号化処理が施された情報を書き込む書込部と、を備える。 - 特許庁
In this extremely fine magnetic recording medium and its manufacturing method, non-oxidized regions enclosed by oxidized regions and oxidized regions enclosed by non-oxidized regions are arranged as an array by applying oxidation processing to the surface of a substrate which consists of magnetic material whose magnetic property is changed by oxidation by using an atomic force microscope under a wet atmosphere, and 1-bit information is made recordable in each region.例文帳に追加
酸化により磁気特性の変化する磁性材料からなる表面に対して、湿潤雰囲気下で原子間力顕微鏡を用いて酸化処理を施すことにより、酸化領域に囲まれた未酸化領域又は未酸化領域に囲まれた酸化領域をアレイ状に配し、前記各領域に１ｂｉｔの情報を記録可能とした、極微細な磁気記録媒体およびその製造方法。 - 特許庁
When distortion slope is calculated at the processing block 103, a monotone decreasing function is introduced and such a distortion slope as lowering the significance of a code of high order bit plane relatively is employed so that truncation amount of a code block including a coefficient of large absolute value is increased but truncation amount of other code block is decreased thus attaining rate control of good subjective image quality.例文帳に追加
処理ブロック１０３におけるディストーションスロープの計算の際に単調減少の関数を導入し、上位ビットブレーンの符号の重要度を相対的に下げるようなディストーションスロープとすることにより、絶対値大きい係数が含まれるコードブロックのトランケーション量を増加させ、そうでないコードブロックのトランケーション量を減少させることにより、主観画質の良好なレート制御を可能とする。 - 特許庁
When an address generated from the test pattern generating section 105 coincides with a defective address stored in the fail information storing section 108, a checker pattern is inputted to each memory after relieving processing without changing data from the test pattern generating section 105 by using a data scramble section 107 discriminating whether data inputted to a memory is reversed or not in accordance with a value of the least significant bit of a defective address.例文帳に追加
テストパターン生成部１０５から生成されるアドレスがフェイル情報格納部１０８に格納された不良アドレスと一致した場合に、不良アドレスの最下位ビットの値に応じてメモリへのデータ入力を反転させるかどうかを判定するデータスクランブル部１０７を用いることで、テストパターン生成部１０５からのデータを変更することなく、救済処理後の各々のメモリに対して、チェッカーパターンを入力する。 - 特許庁
The device includes a window comparator operative to generate an output signal having a first value if the input signal is within a desired voltage region; a sampling device operative to sample the output signal; an event array counter representing the number of sampled inputs within one or more desired time offsets and the desired voltage regions; and a trigger processing circuit operative to generate a bit offset signal that controls the counting.例文帳に追加
装置は、入力信号が所望の電圧範囲内にあるときに最初の値をもつ出力信号を発生するウィンドウコンパレータと、前記出力信号をサンプリングするサンプリングデバイスと、１或いはそれ以上の所望の時間オフセットと所望の電圧範囲内でサンプリングされた入力の数を表す事象アレイカウンタと、該カウンタを制御するビットオフセット信号を発生するトリガー処理回路を含む。 - 特許庁
The low bit rate coding apparatus for coding image data obtained by interlace scanning generates block non-interlace data and block interlace data, selects either one of the generated data, codes the selected data, adds information indicating the selected data to the coded data, and uniformly codes the image data in a series of process including the coding by a pair of predetermined basic processing blocks continued in a common vertical direction.例文帳に追加
インターレース走査により得られる画像データを符号化する高能率符号化装置では、ブロックノンインターレースデータとブロックインターレースデータとを生成し、当該生成されたそれぞれのデータの内のいずれか一方のデータを選択して符号化を行い、どちらのデータを選択したかを示す情報を上記符号化されたデータに付加し、そして、これら符号化を含む一連の処理における画像データを、共通な垂直方向に連続するペアの所定の基本処理ブロックによって統一的に行う。 - 特許庁
A CPU 201 transfers a part of output data from an A/D converter 223 determined as processing data bit as regular A/D conversion result data to a RAM 203 together with its corresponding timer value to write these data in a prescribed area.例文帳に追加
鍵あるいは前記ペダルの動作状態において出力されるセンサの検出信号の信号レベル範囲に基づいて、変換センサデータのデータ範囲が予め定めた所定データ範囲となるようにデータ変換を行い、あるいは、センサの検出信号の信号レベル範囲を検出し、変換センサ信号の信号レベル範囲が予め定めた所定信号レベル範囲となるように検出信号の増幅率を変化させて増幅することにより変換センサ信号を生成し、出力するので、後段のデータ処理系のＲＡＭ容量を増大させることなく、処理系で使用するビット長に対して適切なダイナミックレンジを有するセンサデータあるいはセンサ出力信号を得られる。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
