「bit processing」に関連した英語例文の一覧と使い方(29ページ目) - Weblio英語例文検索

Also, when data verification is performed in data rewriting processing, reference voltage generated by a reference voltage generating section 15 is compared with voltage of bit lines BL1-BLn and a read-out reference line RL, data of the memory cell and the dummy cell are read out.例文帳に追加

また、データ書き換え処理においてデータ照合を行なう場合には、参照電圧生成部１５が生成する参照電圧と、ビット線ＢＬ１〜ビット線ＢＬｎおよび読み出し参照線ＲＬの電圧が比較されて、メモリセルおよびダミーセルのデータが読み出される。 - 特許庁

To inexpensively provide an HDLC control circuit realizing support of an HDLC bit synchronous system in a network terminal by using an existing LSI (gate array) performing a two layer processing for supporting an HDLC octet synchronous system.例文帳に追加

ネットワーク終端装置におけるＨＤＬＣ制御回路に関するものであり、ＨＤＬＣオクテット同期方式をサポートするレイヤ２処理を行う既存のＬＳＩ（ゲートアレイ）を用い、ＨＤＬＣビット同期方式のサポートを可能とする回路を低コストで実現する。 - 特許庁

This allows the height of a material at the time of word line processing to be decreased because the material that is processed at the time of word line formation can be a single-layer polysilicon film only, and also allows a manufacturing process to be simple because an embedded bit line structure can be formed of a single-layer polysilicon.例文帳に追加

これにより、ワード線を形成する際に加工する材料を単層のポリシリコン膜のみにできるため、ワード線加工時の材料の高さを低くできるとともに、単層のポリシリコンで埋め込みビット線構造を形成できるため、製造プロセスが簡便になる。 - 特許庁

To provide an image processor with an inexpensive apparatus configuration that can attain image quality improvement equivalent to that of prior arts in which a binary image subjected to bit map expansion is converted into a multi-value image in a form realizing change of the resolution without the need for increasing the memory capacity and the processing load.例文帳に追加

ビットマップ展開された２値画像の多値画像への変換を解像度変更が可能な形で行う従来技術と同等の画質向上効果をメモリ容量の増大なく、処理の負担も大きくせずに、低コストな装置構成にて対応可能とする。 - 特許庁

A mobile terminal 3 includes a data processing part 22, which measures the standard deviation of Eb/I0, i.e., a ratio between signal power Eb set per bit at the receiving side and interference power I0 set per Hz and changes the control width of transmission power, in response to the measured standard deviation.例文帳に追加

、移動端末２に、受信側の１ビット当たりの信号電力Ｅｂと１Ｈｚ当たりの干渉電力Ｉ０との比であるＥｂ／Ｉ０の標準偏差を測定しそれに基づき送信電力制御の制御幅を変更させるデータ処理部２２を設ける。 - 特許庁

The control data is input to a BER measurement/control unit 11 which measures a direct bit error rate, and control data after error correction by an FEC unit 5e which performs forward error correction processing is also input to the BER measurement/control unit 11.例文帳に追加

制御データは、直接ビット誤り率の測定を行うＢＥＲ測定／制御部１１に入力されると共に、前方エラー訂正処理を行うＦＥＣ部５ｅによりエラー訂正された後の制御データもＢＥＲ測定／制御部１１に入力される。 - 特許庁

When paper print having an IC tag is selected; an IC tag 14 records image bit map data 715 and image attribute data (information related to images) 714 contained in the received print job data 701, and print processing is performed to a paper sheet 13.例文帳に追加

そして、ＩＣタグ付き用紙印刷が選択されたときは、受信した印刷ジョブデータ７０１に含まれる画像ビットマップデータ７１５及び画像属性データ（画像関連情報）７１４をＩＣタグ１４に記録すると共に、印刷用紙１３に印刷処理を行う。 - 特許庁

A receiver performs decrypting or demodulation, in response to the priority in each reception stream, successively repeats processing to cancel the result from the inputted reception streams so as to acquire the bit series of the respective groups, and then reproduces the original data series.例文帳に追加

受信機側では、各受信ストリームにおいて、優先度に応じた復号化又は復調処理を行ない、その結果を入力した受信ストリームからキャンセルする処理を順次繰り返すことで各グループのビット系列を獲得し、元のデータ系列を再現する。 - 特許庁

The control part 31 converts the waveform data into the waveform data of voltage and current at twice the interval of measurement at the measurement and at half bit resolution at the measurement and transmits the converted waveform data of voltage and current to a waveform data processing device 3.例文帳に追加

また、制御部３１は、この波形データを、測定時の２倍の測定間隔及び測定時の１／２倍のビット分解能の電圧及び電流の波形データに変換して、波形データ処理装置３に変換した電圧及び電流の波形データを送信する。 - 特許庁

Also, the microcomputer for the putout control confirms the input of the fetch signals by confirming the bit of an external interruption request register, receives the putout activation command when the input of the fetch signals is confirmed, and performs the check processing of the detection signals of the clear switch.例文帳に追加

また、払出制御用マイクロコンピュータは、外部割込要求レジスタのビットを確認することによって取込信号の入力を確認し、取込信号の入力が確認されたときに払出起動コマンドを受信し、クリアスイッチの検出信号のチェック処理を行なう。 - 特許庁

An RTP stream processing section 103 determines an output code amount in a range not in excess of an MTU while being in cross-reference with the adopted image compression standard, and extracts bit streams whose output is determined from an entropy encoding section 102 and transfers them to a buffer 105.例文帳に追加

ＲＴＰストリーム化部１０３は、採用される画像圧縮規格に則りつつＭＴＵを超えない範囲で出力符号量を決定し、出力が決まっている分のビット・ストリームをエントロピー符号化部１０２から取り出してバッファ１０５に転送する。 - 特許庁

When quantizing and encoding the channel signals of L and R, code signals L1-L7 encoded with a variable bit length are recorded while being combined with differential signals Y1-Y7 resulting from arithmetic processing of code signals R1-R7 on one side from the code signals L1-L7 on the other side is performed.例文帳に追加

Ｌ，Ｒのチャネル信号を量子化して符号化する際、可変ビット長で符号化した符号信号Ｌ１〜Ｌ７と、一方の符号信号Ｌ１〜Ｌ７から他方の符号信号Ｒ１〜Ｒ７を演算処理した差分信号Ｙ１〜Ｙ７とを組合わせて記録する。 - 特許庁

The image processor that outputs multi-bit data includes: an output data processing circuit 10 dividing an output phase in the direction of transition of output data D[n] to D[n+7]; and an output clock phase changing circuit 40 that controls the output phase.例文帳に追加

多ビットデータ出力を行う画像処理装置は、出力データＤ［ｎ］〜Ｄ［ｎ＋７］の遷移方向により出力位相を分割できる出力データ処理回路１０と、出力位相を制御する出力クロック位相変更回路４０とを有している。 - 特許庁

In the case of read-out processing of a specific word, a defective bit replacement processing circuit 104 outputs READ DATA for x bits except data on the defective cells from RAW READ DATA for x+y bits of the specific word in the memory cell array 102 based on FAIL DATA which is position information of the defective cells of the specific word in the position information storage part 103.例文帳に追加

指定ワードの読み出し処理の場合、不良ビット代替回路１０４は、位置情報記憶部１０３内の指定ワードの不良セルの位置情報であるＦＡＩＬ ＤＡＴＡに基づいて、メモリセルアレイ１０２内の指定ワードのｘ＋ｙビット分のＲＡＷ ＲＥＡＤ ＤＡＴＡから不良セルのデータを除いたｘビット分のＲＥＡＤ ＤＡＴＡを出力する。 - 特許庁

An encryption processing circuit for performing character exchange processing of a common key block encryption system wherein multiple-bit input data are converted and outputted is a logic circuit which receives the input data and selection data instructing permutation of the input data, and converts the data obtained by permuting the input data in accordance with the selection data under a prescribed correspondence rule and outputs it.例文帳に追加

複数ビットの入力データを変換して出力する共通鍵ブロック暗号方式の換字処理を行う暗号処理回路であって、前記入力データと、前記入力データの並べ替えを指示する選択データと、を受信し、前記入力データを前記選択データに基づいて並べ替えたデータを所定の対応規則に基づいて変換して出力する論理回路であることとする。 - 特許庁

This invention provides the image expander where sequentially giving an address from a counter to a memory storing pixel data conducts reading of the pixel data and interpolation processing is applied to the pixel data at expansion of JPEG image compression data, and rearranging output bit sequences in the counter so that one counter is used in common for interpolation processing processes adopting different interpolation methods.例文帳に追加

画素データを格納したメモリに対して、カウンタから順次アドレスを与えることで読み出しを行い、ＪＰＥＧ画像圧縮データを伸長するときに行なう補間処理を行なう装置において、前記カウンタにおける出力ビット順序を並び替えることにより、補間方法の異なる複数の補間処理で前記カウンタ１つを共通使用するようにした画像伸長装置。 - 特許庁

The printer 100 includes: an edge detection unit 112, a screen processing unit 113, a pulse width conversion unit 114 for converting each pixel included in image data to C-bit (C≤A) pulse width data according to an input gradation value, and an output unit 115 for outputting pulse width data output from either of the screen processing unit 113 and the pulse width conversion unit 114.例文帳に追加

本発明の印刷装置１００は、エッジ検出部１１２と、スクリーン処理部１１３と、画像データに含まれる各画素を入力階調値に応じたＣ（ただしＣ≦Ａ）ビットのパルス幅データに変換するパルス幅変換部１１４と、スクリーン処理部１１３及びパルス幅変換部１１４のいずれかから出力されたパルス幅データを出力する出力部１１５と、を備える。 - 特許庁

Since the random counter updating processing for determining a big hit and the added value counter updating processing for determining the updating quantity of random counter are non-synchronously executed, the generation timing of the next bit hit is calculated on the basis of the generation of one big hit, and the illicit action using 'suspending board' for illicitly generating a big hit can be prevented.例文帳に追加

このように、大当たりを決定するための乱数カウンタ更新処理と、その乱数カウンタの更新量を決定するための加算値カウンタ更新処理とを、非同期に実行しているので、１の大当たりの発生に基づいて、次の大当たりの発生タイミングを算出し、不当に大当たりを発生させる「ぶら下げ基板」を用いた不正行為を防止することができる。 - 特許庁

The same processing as a bit interleave that is performed at a transmission side is executed to a candidate replica in all the states of the shift register in a convolutional coder at a transmission side and the candidate S_n' of a symbol value that is subjected to symbol mapping is stored in a memory 124 in the soft decision Viterbi decoder of the reception apparatus.例文帳に追加

受信装置の軟判定ビタビ復号器内のメモリ１２４には、送信側の畳み込み符号器のシフトレジスタの全状態における候補のレプリカに対して、送信側で行われるビットインターリーブと同じ処理が施され、シンボルマッピングされたシンボル値の候補Ｓ_n´が格納されている。 - 特許庁

The algorithm variable type encryption device comprises a round function for executing prescribed processing for two or more times, and the round function comprises a part where the algorithm varies and a part where it is fixed at all times corresponding to input key bit information.例文帳に追加

所定の処理を複数回実行するラウンド関数から構成されるアルゴリズム可変型暗号装置であって、前記ラウンド関数が、入力される鍵ビット情報に応じて、アルゴリズムが可変する部分と常に固定の部分とから構成されるアルゴリズム可変型暗号装置である。 - 特許庁

The interpolation processing section 2 comprises: a plurality of multipliers 42 for multiplying the sample value of the waveform at each sampling time, by a predetermined function; an adder 43 for adding each output of the multipliers 42; and a one-bit ΔΣ modulator 41 which is provided in a preceding stage of each multiplier 42.例文帳に追加

補間処理部２は、各サンプリング時刻での波形のサンプル値と所定の関数との積を演算する複数の乗算器４２と、各乗算器４２の出力を加算する加算器４３と、各乗算器４２の前段にそれぞれ設けられた１ビットΔΣ変調器４１とを備えている。 - 特許庁

To provide a method and a device for a time division multiple access system, especially for a system conforming to ETSI HIPERLAN/2, which warrant that each connection has an average theoretical bit rate, which restrict jitter, and which optimize the use of signal processing.例文帳に追加

時分割多元接続システム、特にＥＴＳＩ ＨＩＰＥＲＬＡＮ／２規格に準拠するシステムにおいて、各コネクションが平均的な理論的ビット速度を有することを保証し、ジッタを制限して信号処理の使用を最適化した、フレーム構築方法および装置を提供する。 - 特許庁

A speech data division part 143 of a processing part 14 sections digital speech data into an important part and other parts according to predetermined specified regularity and an error correcting 1st encoder 15 adds a redundant bit for error correction to the important part at a higher rate than to other parts.例文帳に追加

処理部１４の音声データ分割部１４３は、デジタル音声データを予め定められた所定の規則性により重要部分と他の部分に区分し、誤り訂正第１符号化器１５は、前記重要部分に対し前記他の部分よりも高い割合で誤り訂正用冗長ビットを付加する。 - 特許庁

The frame synchronizing signal detection means 10 of the receiver of the second radio system simultaneously waits for a first frame synchronizing signal and a second frame synchronizing signal after receiving a bit synchronizing signal and switches a reception processing on the basis of the frame synchronizing signal detected in advance.例文帳に追加

第二の無線システムの受信装置のフレーム同期信号検出手段１０は、ビット同期信号を受信した後、第一のフレーム同期信号と第二のフレーム同期信号とを同時に待ち受け、先に検出したフレーム同期信号に基づいて受信処理を切り換える。 - 特許庁

To provide a video distribution server and a video reproduction terminal capable of reproducing video streaming in an enlarged manner in response to a request from a reproduction terminal side without adversely affecting a bit rate and a transmission delay and without requiring high processing performance to the reproduction terminal side.例文帳に追加

ビットレートや伝送遅延に悪影響を与えることなく、かつ再生端末側に高い処理能力を要求することなく、映像ストリーミングを再生端末側からの要求に応じて拡大再生できる映像配信サーバおよび映像再生端末を提供する。 - 特許庁

Data processing means 13, 22 execute a process adapted to an encryption system for encrypting all or part of fixed-length bit streams corresponding to a header and user data contained in a compressed stream of data under communication, and data communication means 14, 21 communicate encrypted data.例文帳に追加

データ処理手段１３、２２が通信対象となるデータの圧縮ストリームに含まれるヘッダ及びユーザデータの部分に相当する固定長ビットストリームの全部又は一部を暗号化する暗号化方式に対応した処理を実行し、データ通信手段１４、２１が暗号化データを通信する。 - 特許庁

In the transceiver for executing the BIT a closed loop comprising a transmission circuit 5, a transmission antenna 6, a receive antenna 1, a receive circuit 2, an analysis-processing circuit 3 and a displacement oscillation circuit 4 is formed to receive a radio wave into the receive antenna 1 using space coupling by the transmission antenna 6.例文帳に追加

ＢＩＴを実施しようとする電波送受信装置で送信回路５、送信アンテナ６、受信アンテナ１、受信回路２、分析処理回路３、置換発振回路４の閉ループを形成し、送信アンテナ６より空間結合を利用して電波を受信アンテナ１に取り入れる。 - 特許庁

An arithmetic system 11 to 13 performs correlation processing on each digital signal in the transmitting system and the receiving system and, when a propagation distance of the radar wave is reached which makes an attenuation of the power of the received signal a constant value, controls the correction of data value by controlling a bit shift amount at the time of data output.例文帳に追加

演算系（１１〜１３）は、送信系と受信系における各デジタル信号の相関処理を行い、受信信号の電力の減衰量が一定の値となるレーダー電波の伝搬距離に達した時、データ出力時のビットシフト量を制御することによりデータ値の補正を制御する。 - 特許庁

An imbed block specifying section 113 in the imbed information decoder 101 specifies blocks whose number of '1s' satisfies the prescribed condition, an extract processing section 115 extracts the blocks as 8-bit data and an inverse conversion section 116 applies inverse conversion to the data to components of the original watermark information.例文帳に追加

埋め込み情報復元装置１０１内の埋め込みブロック特定部１１３は１の個数が所定の条件にあるブロックを特定し、取り出し処理部１１５はそのブロックを８ビットデータとして取り出し、逆変換部１１６はこれを原透かし情報の構成要素にもどす。 - 特許庁

Since a servo mark detecting circuit 23 and a gray code decoding circuit 24 perform processing such as detecting a servo mark from a servo signal RD converted to a digital signal, even if intervals (bit interval) of data inputted to both circuits are narrowed, the servo mark or the like are detected surely.例文帳に追加

サーボマーク検出回路２３とグレイコード復号回路２４は、ディジタル信号に変換されたサーボ信号ＲＤからサーボマーク検出等の処理を行うので、両回路に入力されるデータの間隔（ビット間隔）を狭くしても、確実にサーボマーク等の検出を行う。 - 特許庁

When receiving a holding number-of-times command (S1007:Yes), when it is determined that the bit corresponding to a first holding ball of a continuous notice flag 223b is 1 (S1009:Yes), since a continuous notice performance is under execution at present, subsequent processings are omitted and the process returns to a main processing.例文帳に追加

保留回数コマンドを受信した場合に（Ｓ１００７：Ｙｅｓ）、連続予告フラグ２２３ｂの第１保留球に対応するビットが１であると判別されると（Ｓ１００９：Ｙｅｓ）、現在連続予告演出が実行中であるので、以降の処理を省略して、メイン処理に戻る。 - 特許庁

When decoding a bit stream of encoded image data externally received and storing the decoded stream to a frame memory 101, an image signal decoding section 102 complements regions causing an error by using a past decoded image signal existing in the frame memory 101 to apply concealment processing to the image data.例文帳に追加

画像信号復号部１０２は外部から入力される符号化された画像データのビットストリームを復号してフレームメモリ１０１に格納する際に、エラーが生じた領域をフレームメモリ１０１に存在する過去の復号画像信号を用いて補完して隠蔽処理を行う。 - 特許庁

In response to reception of a transmission request signal from a reader 10, a processing circuit 31 in an IC tag 20 transmits from an antenna 25 a block including data bit information constituting data currently written in a memory circuit RAM32b for a predetermined number of times at an interval of a predetermined time.例文帳に追加

ＩＣタグ２０の処理回路３１は、読取装置１０からの送信要求信号の受信に応答して、記憶回路ＲＡＭ３２ｂに書き込まれているデータを構成するデータビット情報を含むブロックを、所定時間間隔で所定回数だけアンテナ２５から送信する。 - 特許庁

Thus, since it is not required to designate a bit location when an optional block is read from the flash ROM 3 and a JPEG expansion block 18 needs no DC value at the head of the other block at its expansion, the image processing apparatus can decode the compressed data of a block singly in the block.例文帳に追加

従って、フラッシュＲＯＭ３０から任意のブロックを読み出す際にビット位置を指定する必要がなく、また、JPEG伸張ブロック１８での伸張時に他のブロックの先頭の直流値を必要としないため、ブロック単独でそのブロックの圧縮データを復号することができる。 - 特許庁

The printer is provided with a section for reading out title data in bit map format from a storage medium at the time of print processing, and a section for arranging an main image corresponding to print data in an effective print area and arranging a title image corresponding to title data in a noneffective print area.例文帳に追加

印刷装置に、印刷処理の実行時、ビットマップ形式のタイトルデータを記憶媒体から読み出すタイトルデータ読出部と、印刷データに対応する本体画像を有効印刷領域に配置し、前記タイトルデータに対応するタイトル画像を非有効印刷領域に配置する画像配置部とを配置する。 - 特許庁

In the image processing unit (digital camera) that stores coded data subjected to hierarchical coding resulting from applying bit plane coding to transformation coefficients obtained through discrete cosine transform applied to an image, to a storage means 106, a monitor means 108 monitors an information quantity (code quantity) of the coded data in the storage means 106.例文帳に追加

画像を離散コサイン変換して得られた変換係数をビットプレーン符号化することで階層符号化された符号化データを記憶手段１０６へ記憶する情報処理装置（ディジタルカメラ）において、監視手段１０８は、記憶手段１０６の符号化データの情報量（符号量）を監視する。 - 特許庁

When reception of a multiple PSK modulated wave such as BPSK and 8PSK is started, a selector 16C of a demodulation circuit 1C reads higher-order 3-bit Δϕ(3) of phase error data, corresponding to outputs I', Q' of a remapper 7 which conducts absolute phase processing from a phase error table among those for BPSK prepared by modulation systems.例文帳に追加

BPSK、8PSKの多重PSK 被変調波の受信を開始すると、復調回路1Cのセレクタ16C は、変調方式別に設けた内、BPSK用の位相誤差テーブルから、絶対位相化を行うリマッパ７の出力Ｉ´、Ｑ´に対応する位相誤差データの上位３ビットΔφ(3) を読み出す。 - 特許庁

The transmitting part considers extended transmission codes by inserting K-1 zeros following each element of the transmission codes, performs the spread processing to each information bit of the transmitted data by the extended transmission codes, adds sequences corresponding to K information bits by shifting the sequences by one chip to be considered as a transmission sequence.例文帳に追加

送信部は、送信符号の各要素に続いてＫ−１個の０を挿入した拡大送信符号とし、送信データの各情報ビットに拡大送信符号による拡散処理を施し、Ｋ個の情報ビットに対応する系列を１チップずつシフトして加算し送信系列とする。 - 特許庁

The pulse length discrimination unit discriminates whether a state not detecting an edge continues for a first specified time or longer, and bit synchronization processing starts after the pulse length discrimination unit discriminates that the time not detecting the edge continues for the first specified time or longer.例文帳に追加

パルス長判定部は、エッジを検出しない状態が第１規定時間以上の間続いたか否かを判定し、ビット同期処理は、パルス長判定部によってエッジを検出しない状態が第１規定時間以上の間続いたと判定された後に処理を開始する。 - 特許庁

To improve image quality by improving operation accuracy by efficiently utilizing the 12 bit data processing capability of an expanded JPEG decoder/encoder to make image deterioration due to JPEG compression, i.e. pseudo contour hardly occur, for even image data in which each component of one pixel is expressed by 8 bits.例文帳に追加

１画素の各成分が８ビットで表わされる画像データについても、拡張ＪＰＥＧ復号、符号装置が有する１２ビットのデータ処理能力を有効活用して演算精度を高め、ＪＰＥＧ圧縮による画像劣化、すなわち、擬似輪郭を生じにくくし、画質の向上を図る。 - 特許庁

A size in the random access unit and an upper limit of the random access unit length are set on the basis of an average bit rate in the random access unit in order to realize reverse reproduction by one data read processing and coding is carried out so that the size of the random access unit is a size of a coding picture buffer or below.例文帳に追加

1度のデータ読み込み処理で逆再生が実現できるように、ランダムアクセス単位における平均ビットレートに基づいて、ランダムアクセス単位のサイズ、およびランダムアクセス単位長の上限値を設定し、ランダムアクセス単位のサイズが符号化ピクチャ・バッファのサイズ以下となるように符号化する。 - 特許庁

Each of the five intervals has an unequal extent, image data to which a code having shorter bit length is assigned are generated as the gradation value has a wider interval (in other words, a gradation value, where the ratio of the number of pixels for each gradation value tends be larger in the image after the halftone processing).例文帳に追加

５つの区間は均等でない広さに区分されており、区間が広い階調値（換言すれば、ハーフトーン処理後の画像において階調値別の画素数の比率が大きくなりやすい階調値）ほどビット長の短い符号を割り当てた画像データを生成する。 - 特許庁

The CPU for put-out control informs any communication trouble with an LED when it is detected between it and the main CPU and outputs the number of prize balls signal outside the game machine by the information output processing regardless of the state of the error bit when the value of a put-out game ball counter reaches 10.例文帳に追加

払出制御用ＣＰＵは、メインＣＰＵとの間の通信障害を検出するとＬＥＤにて報知し、エラービットの状態によらずに情報出力処理にて賞球払出個数カウンタの値が１０になると賞球個数信号を遊技機外部に出力する。 - 特許庁

Since a reset is executed so that all the selector input values become the same value in the pre-charge phase, analysis based on the transient transition at the time of input bit transition processing are made difficult and an arithmetic operation apparatus highly resistant to the attack, for example the DPA (Differential Power Analysis) attack, can be achieved.例文帳に追加

プリチャージ・フェーズにおいては全てのセレクタ入力値を同一値とするリセットを実行するので、入力ビット遷移処理時の過渡遷移に基づく解析が困難となり、例えばＤＰＡ（Ｄｉｆｆｅｒｅｎｔｉａｌ Ｐｏｗｅｒ Ａｎａｌｙｓｉｓ）攻撃に対する耐性の高い演算装置が実現される。 - 特許庁

An audio/video processing section 39 coverts resolution of video information to control a bit rate of the audio/video code obtained as a result of encoding by the encoder 35 and then a file size of the audio/video code recorded on a recording medium in a recorder 31 can be controlled.例文帳に追加

音声・映像処理部３９で映像情報の解像度を変換することにより、符号化器３５で符号化した結果得られる音声・映像符号のビットレートを制御でき、従って記録器３１内の記録媒体に記録される音声・映像符号のファイルサイズが制御可能となる。 - 特許庁