「bit processing」に関連した英語例文の一覧と使い方(26ページ目) - Weblio英語例文検索

To provide a method of manufacturing a semiconductor device that can prevent buried gate oxidation caused by subsequent processing, can increase a contact area among a bit line contact, storage node contact and substrate, can reduce contact resistance, can reduce GIDL among the bit line contact, storage node contact and the buried gate, and can prevent a failure of a self-aligned contact.例文帳に追加

後続の工程に伴う埋め込みゲートの酸化を防止し、ビットラインコンタクト及びストレージノードコンタクトと基板との間のコンタクト面積を増加させ、コンタクト抵抗を低減し、ビットラインコンタクト及びストレージノードコンタクトと埋め込みゲートとの間のＧＩＤＬを低減し、自己整合コンタクト不良を防止することのできる半導体装置の製造方法を提供すること。 - 特許庁

Addition processing of 1st data e1 and 2nd data e2 which are subjected to bias representation obtained by adding a bias value 127 (=27-1) to 8-bit data represented by 2 complement format is performed, and 8-bit addition result data e3 undergoing bias representation is outputted.例文帳に追加

２の補数形式で表現された数値にバイアス値（01111111Ｂ）を加えることでバイアス表現された第１及び第２データｅ１，ｅ２の加算を行う加算装置１０は、第２データｅ２の最上位ビットe2[7] を反転させる反転回路１２と、反転回路１２の出力｛~e2[7]，e2[6:0]｝と第１データｅ１とを加算するキャリー入力が１に固定された８ビット加算器１４とを備える。 - 特許庁

When contents data are transferred from a data transfer device on the side of a primary recoding medium to a data recorder to be recorded in a secondary recording medium, the data compression system and bit rate which the data recorder can deal with and the data compression system and bit rate of contents data to be transmitted are compared and required transfer processing is carried out according to the result of the comparison.例文帳に追加

一次記録媒体側のデータ転送装置からデータ記録装置にコンテンツデータを伝送して二次記録媒体に記録させる際に、データ記録装置において対応可能なデータ圧縮方式及びビットレートと、送信するコンテンツデータのデータ圧縮方式及びビットレートを比較し、その比較結果に応じて所要の転送処理を行う。 - 特許庁

A printer driver includes a spool module for trimming any unnecessary blank part (a step S106), and then executing spool processing (a step S108) for a bit map object whose plotting mode is 'or' (a step S103; YES) and a bit map object whose plotting mode is not 'or', and which does not overlap any other object (steps S104, S105; YES).例文帳に追加

プリンタドライバを、描画モードが“ｏｒ”である（ステップＳ１０３；ＹＥＳ）ビットマップオブジェクトと、描画モードが“ｏｒ”ではなく、かつ、他のオブジェクトと重ならないビットマップオブジェクト（ステップＳ１０４、Ｓ１０５；ＹＥＳ）とについては、不要な空白部分をトリミング（ステップＳ１０６）してからスプール処理（ステップＳ１０８）を行うスプールモジュールを、含むものとする。 - 特許庁

In the case division multiple access receiver, a control unit 14 outputs an amplitude adjusting signal, corresponding to the receiving level of a received baseband signal to an amplitude adjuster 20, and on the basis of the amplitude adjusting signal, the amplitude adjuster 20 performs bit operation processing, wherein bit data ineffective to complex correlation result of the received baseband signal are eliminated.例文帳に追加

制御部１４は、受信ベースバンド信号の受信レベルに対応した振幅調整信号を振幅調整部２０に出力し、振幅調整部２０において、振幅調整信号に基づいて受信ベースバンド信号の複素相関結果に対し無効なビットデータを除去するビット演算処理を行う符号分割多重アクセス受信機である。 - 特許庁

In developing an inputted plotting instruction on a bit map, the logical operation processing specified by the plotting instruction is analyzed by a source, a pattern and a logical operation code which are objects of logical operation, additional information operation corresponding to each pixel on the bit map is prepared on the basis of the analysis results and the additional information of each pixel is prepared on the basis of the additional information operation.例文帳に追加

入力された描画命令をビットマップに展開する際に、描画命令が指定する論理演算処理を、その対象となるソース、パターンおよび論理演算コードにより解析し、該解析結果に基づいて、前記ビットマップの各ピクセルに対応する付加情報用オペレートを作成し、これに基づいてピクセル毎の付加情報を作成する。 - 特許庁

A copy guard device 1 subjects a digital audio signal to scrambling processing and is provided with a latch circuit 11, which holds plural word data of the digital audio signal, and switch circuits 13L and 13R which exchange data in one word (for example, the first bit) out of plural word data held in the latch cireuit 11 and data of another word (for example, 23rd bit).例文帳に追加

ディジタルオーディオ信号にスクランブル処理を施すコピーガード装置１であり、ディジタルオーディオ信号の複数のワードデータを保持するラッチ回路１１と、ラッチ回路１１にに保持された複数のワードデータのうち、１ワード内のデータ（例えば第１ビット）と他のワードのデータ（例えば第２３ビット）とを入れ替えるスイッチ回路１３Ｌ，１３Ｒとを有する。 - 特許庁

The approximate synchronizing CDMA communication system has: a transmitting part which is provided with transmission codes for performing spread processing to each information bit of transmitted data, modulates and transmits carrier waves by a transmission sequence generated based on the spread processing; and a receiving part which demodulates the detected output of a received signal by performing correlation processing by reception codes where the reception codes and the transmission codes are ZCZ codes.例文帳に追加

送信データの各情報ビットに拡散処理を施すための送信符号を備え、その拡散処理に基づいて生成された送信系列により搬送波を変調して送信する送信部と、受信信号の検波出力に対して、受信符号による相関処理を行って復調する受信部とを有し、受信符号および送信符号はＺＣＺ符号である。 - 特許庁

This device is provided with a plurality of kinds of tables for specifying bit planes to be abandoned for each sub-band, and they are properly selected according to a condition such as applied compressibility or the maximum processing time to be guaranteed so that data amounts to be encoded can be arbitrarily set, and that a required processing time can be arbitrarily set for a device with a prescribed processing speed.例文帳に追加

各サブバンド毎に破棄すべきビットプレーンを規定したテーブルを複数種類設け、与えられた圧縮率や保証すべき最大処理時間等の条件に応じて適宜選択することによって符号化すべきデータ量を任意に設定可能であり且つ所定の処理速度の装置に対して任意に所要処理時間を設定可能にした構成である。 - 特許庁

The built-in self-test circuit 11 further has decoders 20-23 having a plurality of encoded processing data and successively decoding and outputting the processing data in response to each received common control signal Ccs respectively and a test pattern generating circuit 13 outputting bit data corresponding to the processing data received from the decoders 20-23 to the DRAM 17 as each test pattern.例文帳に追加

組込み自己テスト回路１１は更に、符号化された複数の処理データを有し、受け取った各共通制御信号Ｃｃｓに夫々対応して処理データを順次に復号化して出力するデコーダ２０〜２３と、デコーダ２０〜２３から受け取った処理データに対応するビットデータを各テストパターンとしてＤＲＡＭ１７に出力するテストパターン発生回路（１３）とを有する。 - 特許庁

An image processing apparatus comprises selecting means for selecting a given gradation mode from a plurality of gradation modes of different bit length structures used for gradation expression, image processing means for generating image data from data to be printed according to the gradation mode selected by the selecting means, and transferring means for transferring the image data generated by the image processing means to a printer.例文帳に追加

画像処理装置は、階調表現に使用するビット長の構成がそれぞれ異なる複数の階調モードから所定の階調モードを選択する選択手段と、前記選択手段が選択した階調モードに従い、前記印刷対象データからイメージデータを生成する画像処理手段と、前記画像処理手段が生成したイメージデータをプリンタへ転送する転送手段と、を備える。 - 特許庁

By this configuration, each of registers alternately stores a result of the regular operation and a result of the dummy operation and all bit changes are based on an unknown value generated by the dummy operation, thereby obtaining an encryption processing apparatus with high immunity against a DPA attach caused by the statistical processing of current consumption.例文帳に追加

本構成により各レジスタは、正規演算結果とダミー演算結果を交互に格納することになり、ビット変化は、すべてダミー演算で生成された未知の値に基づくものとなるため、消費電流の統計処理によるＤＰＡ攻撃に対する耐性の高い暗号処理装置が実現される。 - 特許庁

Each attribute bitplane is scanned, and multivalued data corresponding to the multivalued bitmap are stored in an address of the attribute bitplane where the flag bit is set, and the color processing is performed to the stored multivalued data, and each attribute bitplane corresponding to each object subjected to the color processing is composed and transferred to a printer device.例文帳に追加

この属性ビットプレーンのそれぞれを走査し、フラグビットがセットされている属性ビットプレーンのアドレスに多値ビットマップに対応する多値データを格納し、その格納された多値データに対して色処理を行ない、その色処理された各オブジェクトに対応する属性ビットプレーン同士を合成してプリンタ装置に転送する。 - 特許庁

Without having to carry out the calculation of square sums or square roots of the square sums, required for calculating the distance between a received symbol and an estimated symbol, the distances among the symbols, are calculated by simplified calculation based on bit-shift processing, addition and subtraction, and the circuit scale or the processing amount for obtaining the maximum likelihood symbol is reduced.例文帳に追加

受信したシンボルと推定シンボルの距離の算出に必要だった2乗和あるいは、2乗和の平方根の演算を行うことなく、ビットシフト処理と加減算をベースにした単純化された計算でシンボル間の距離を算出し、最尤シンボルを求めるための回路規模、あるいは処理量を削減する。 - 特許庁

The receiver is provided with processing parts 12 and 13 for selectively outputting the received digital signal or digital signal, with which this received digital signal is amplified by a digital amplifier, corresponding to the control bit contained in the received digital signal and a D/A converter 15 for converting the digital signal outputted to these processing parts into an analog signal.例文帳に追加

受信機は、受信ディジタル信号に含まれるコントロール・ビットに応じて、受信ディジタル信号又は該受信ディジタル信号をディジタル増幅器によって増幅したディジタル信号を選択的に出力する処理部１２、１３と、該処理部から出力されるディジタル信号をアナログ変換するＤ／Ａコンバータ１５とを備える。 - 特許庁

In the electrophotography image recorder, an object identification circuit 1 decomposes received image data into a text object and a non-text object, a half tone processing circuit 2 applies half-tone processing to them separately and a half tone information storage circuit 3 stores the processed objects as half tone information comprising binary bit map data.例文帳に追加

この電子写真画像記録装置では、入力された画像データがオブジェクト識別回路１でｔｅｘｔオブジェクトとｎｏｎ−ｔｅｘｔオブジェクトとに分解され、それぞれ別々にハーフトーン処理回路２でハーフトーン処理されて２値のビットマップデータによるハーフトーン情報としてハーフトーン情報保持回路３に保持される。 - 特許庁

In the case of writing processing to the specific word, the defective bit replacement processing circuit 104 converts the WRITE DATA for x bits into the RAW WRITE DATA for x+y bits to be written in the data cells and the redundant cells using the FAIL DATA to be written in the memory cell array 102.例文帳に追加

指定ワードへの書き込み処理であれば、不良ビット代替処理回路１０４は、ＦＡＩＬ ＤＡＴＡを用いて、ｘビット分のＷＲＩＴＥ ＤＡＴＡをデータセルと冗長セルに書き込むｘ＋ｙビットのＲＡＷ ＷＲＩＴＥ ＤＡＴＡに変換し、メモリセルアレイ１０２に書き込む。 - 特許庁

Identification code data are inserted to at least one of the digital video signals, P/S conversion processing is applied to the resulting signal to form serial data, bit multiplex synthesis processing is applied to the serial data to form composite serial data and the data are transmitted.例文帳に追加

複数のディジタル映像信号に対し、それらのうちの少なくとも一つに識別コードデータを挿入した後、各々についてのＰ／Ｓ変換を行う処理を施して、複数のシリアルデータを形成し、さらに、複数のシリアルデータにビット多重合成処理を施して複合シリアルデータを形成し、それを伝送すべく送出する。 - 特許庁

By avoiding creation of a matrix by deriving a generation formula of output data, capacity of a memory to be used is decreased and further by avoiding permutation processings, dummy bit fillings and pruning processings, the capacity of a memory to be used for an interleave/deinterleave algorithm is reduced, so that processing steps are simplified and the processing speed can be accelerated.例文帳に追加

出力データの生成式の導出で、行列の生成を回避することによりメモリ使用量が減少し、更に並べ替え処理やダミービットの補填とプルーニング処理を回避することによりインターリーブ／デインターリーブアルゴリズムのメモリ使用量が軽減、処理過程が簡単で処理スペード向上できる。 - 特許庁

The processing by the create function module group 411 unifies a data format into the bit map data format independently of an input device, and the edit function module group 412 applies processing of numbering pages or organizing original images of a plurality of pages into one paper size to the image data with the unified format for an arbitrary job.例文帳に追加

クリエイト機能モジュール群４１１での処理により、入力装置によらず、データフォーマットがビットマップデータに統一され、エディット機能モジュール群４１２は、任意のジョブについて、この統一フォーマットの画像データに対し、頁付け又は複数頁分の原稿画像を１枚の用紙サイズに集約する処理等を行う。 - 特許庁

A printer driver 26 in a hard disk 18 of a host computer 10 is integrated with a plotting data processing program for developing plotting data into bit map data as a program for development being a plurality of independent divided programs acquired by sub-dividing the plotting data processing program into parts corresponding to respective plotting instructions.例文帳に追加

ホストコンピュータ１０のハードディスク１８内のプリンタドライバ２６には、描画データをビットマップデータに展開するための描画データ処理プログラムが、この描画データ処理プログラムを各描画命令に対応する部分に細分化した複数の独立した分割プログラムである展開用プログラムとして組み込まれている。 - 特許庁

An exclusive OR circuit 18 for receiving an output PN pattern signal (PNSCR) from a scramble pattern generating circuit 14 descrambles received data (RXD), a 1-bit error correction circuit 26 applies CRC error correction processing to the descrambled and parallel-converted data, and data (P_DATASEC) in 160 bits subjected to scramble processing are fed to a parallel exclusive OR (EXOR) circuit 40.例文帳に追加

受信データ(RXD)がスクランブルパターン発生回路14からの出力PNパターン信号(PNSCR)が入力される排他的論理和回路18にてスクランブル解除され、これをパラレル化したデータが１ビット誤り訂正回路26にてCRC誤り訂正処理されて、スクランブル処理が施されている160ビットのデータ(P_DATASEC)が並列排他論理和(EXOR)回路40に供給される。 - 特許庁

Since the plurality of processing units configuring a multiprocessor system manage cache lines each of which is stored in the cache memory, status information 105 indicating with which processing unit the tag information composed of a partial bit field of main storage address information and the data of its cache line are shared is stored together with the cache line.例文帳に追加

マルチプロセッサシステムを構成する複数のプロセッシングユニットは、キャッシュメモリに保持されるキャッシュラインを管理するため、主記憶アドレス情報の一部のビットフィールドからなるタグ情報、そのキャッシュラインのデータがどのプロセッシングユニットと共有されているかを示す状態情報をキャッシュラインと共に保持する。 - 特許庁

A Read processing part 301 executes reading of writing data from a data block, determines whether the writing data includes a 1-bit inversion failure during the execution of reading, and corrects and reads the writing data when the failure is determined.例文帳に追加

Ｒｅａｄ処理部３０１は、データブロックから書込データの読み出しを実行すると共に読み出し実行時に書込データに１ビット反転不良があるかを判定し、あると判定すると書込データを修正し読み出す。 - 特許庁

A distortion correction circuit 4 thins unrequired data bits based on thinning bit information inside a memory 6, generates the image data of one line corresponding to the requested resolution and outputs the image data to an image processing circuit 5.例文帳に追加

歪補正回路４は、メモリ６内の間引きビット情報にもとづいて不要なデータビットの間引きを行うとともに要求された解像度に応じて１ラインの画像データを生成し、画像データを画像処理回路５に出力する。 - 特許庁

To provide an automatic unit testing system capable of handling an interruption processing and bit data and provided with functions for setting an initial value to a variable, perfing a type definition independent of a processor, coping with an alias variable and outputting performance information, etc.例文帳に追加

割込み処理やビットデータを扱うことができ、変数への初期値設定やプロセッサ非依存の型定義、別名変数への対応、性能情報の出力等の機能を備えた自動単体試験システムを提供する。 - 特許庁

To attain decoding processing normally even on the occurrence of an error in important information such as header information by providing error robustness for a bit stream itself in an information transmission system for transmitting an image or the like subjected to compression encoding.例文帳に追加

画像などを圧縮符号化して伝送するシステムにおいて、ビット列自体に誤り耐性能力を持たせ、へッダ情報のような重要情報に誤りが発生しても正常にその復号処理を行えるようにする。 - 特許庁

A carry up probability after adding the random number becomes high corresponding to the value of the decimal (m-n) bits of the input data to be rounded, and the rounding processing to n bits is executed while keeping the pseudo gradation of the m-bit input data.例文帳に追加

丸められる入力データの小数部（ｍ−ｎ）ビットの値に応じて乱数加算後の繰り上がり確率が大きくなり、ｍビットの入力データの階調性を擬似的に保持したままｎビットに丸め処理することができる。 - 特許庁

It is selected whether the data copy of reliability correcting the bit error is performed, or the data copy using the copyback function performing high-speed processing is performed, on the basis of decision of whether the read copy flag is data written by a copyback, and the data is copied.例文帳に追加

読み出したコピーフラグが、コピーバックで書き込まれたデータあるか否かの判断を基に、ビット誤りを訂正する信頼性のデータコピーか、高速に処理できるコピーバック機能を用いたデータコピーを行うかを選択してデータコピーを行う。 - 特許庁

That is, N bytes (bits)*1 piece of basic precalculation data, 1 byte (bit)*A pieces of precalculation data (the number of A depends on the processing system of the cryptography to be used), and a logical operation such as the exclusive OR are used.例文帳に追加

即ち、Ｎバイト（ビット）＊１個の基礎となる事前計算データと、１バイト（ビット）＊Ａ個（Ａの個数は利用する暗号の処理体系に依存）の事前計算データ及びｅｘｃｌｕｓｉｖｅ ｏｒのような論理演算を用いる。 - 特許庁

The processing unit collates the bit portion positions detected by the touch screen with the arrangement pattern and detects at least one of the type of the device, a contact face of the device in contact with the touch screen, a direction of the device, and position coordinates of the device.例文帳に追加

処理部は、タッチスクリーンが検出したビット部の位置と、配置パターンとを照合して、デバイスの種類、タッチスクリーンと接地するデバイスの接地面、デバイスの方向、デバイスの位置座標のうちの少なくとも１つを検出する。 - 特許庁

When start winning is generated, a processing means 56A for the time of the start winning stores start winning information in a preservation area 55A and sets "1" to the bit 0 of the random number sequence change register 204 of a random number circuit 59.例文帳に追加

始動入賞時処理手段５６Ａが、始動入賞の発生がすると、始動入賞情報を保存領域５５Ａに格納するとともに、乱数回路５９の乱数列変更レジスタ２０４のビット０に「１」を設定する。 - 特許庁

The maximum transfer rate of an application operating on an information processing apparatus which communicates with a wireless network via a wireless communication module is defined as [A], bit rate prediction calculated by the wireless module is defined as [C] and each of maximum transfer rates of low-speed buses is defined as [B].例文帳に追加

無線網と無線通信モジュールを介して通信する情報処理装置上で動作するアプリケーションの最大転送レートを[A]、無線モジュールで算出されるビットレート予測値を[C]、低速バスの各最大転送レートを[B]とする。 - 特許庁

The signal type determination unit 42 determines whether a video signal is up-converted based on a black level on a left/right of a screen, a bit rate, and an SN which indicate a signal state of the video signal to notify the video signal processing unit 41.例文帳に追加

信号種別判別部４２は、映像信号の信号状態である画面左右黒レベル、ビットレート、及びＳＮに基づいてアップコンバートされた映像信号であるかを判別し、映像信号処理部４１に通知する。 - 特許庁

A command superposing block configured to superpose, at an analog level, each bit of command data for commanding the imaging apparatus in other than a section in which a synchronous signal component of the reference signal is included is provided in the processing apparatus to perform transmission via the analog transmission path.例文帳に追加

処理装置内に、リファレンス信号の同期信号成分が含まれる区間以外に、撮像装置に対して指示するコマンドデータの各ビットをアナログレベルで重畳するコマンド重畳部を設けて、アナログ伝送路で伝送する。 - 特許庁

To provide a device for processing digital signal, which does not allow a D/A converter to generate noises even during IEEE1394 transmission and a mode transition, by transmitting continued 1-bit mute patterns from the output of the D/A converter.例文帳に追加

Ｄ／Ａコンバーター出力から連続した１ビットミュートパターンを伝送することによって、IEEE1394伝送及びモード遷移時にもＤ／Ａコンバーターからノイズを発生させないことを可能にするディジタル信号処理装置を提供する。 - 特許庁

The frame error discrimination means 100a uses a CRC check bit included in received data demodulated by a signal processing section 17 to discrimination whether or not a frame error as to the received data is consecutive over a prescribed frame number.例文帳に追加

フレーム誤り判定手段１００ａは、信号処理部１７にて復調された受信データに含まれるＣＲＣチェックビットを用いて、上記受信データについてフレーム誤りが所定フレーム数以上連続していないかを判定する。 - 特許庁

To provide an image data processing apparatus for applying thinning to a horizontal linewidth in the subscanning direction without losing a shape of image data deployed in a bit map shape so as to uniformize a line width ratio of a vertical line segment to the horizontal line segment.例文帳に追加

ビットマップ状に展開された画像データの形状を損なわずに水平線分の副走査方向の線幅を細線化し、垂直線分と水平線分の線幅比率の均一化を行う画像データ処理装置を提供する。 - 特許庁

When erasing processing of a video recording file stored in a HDD is performed, bits of a block of a bit map management table of the block constituting a head file are set successively to a space, the number of blocks in file management information is re-written.例文帳に追加

ＨＤＤ内に記憶された録画ファイルの削除処理をおこなうとき、先ファイルを構成するブロックのビットマップ管理テーブルのブロックのビットを順次「空き」に設定していき、ファイル管理情報内のブロック数も書き換えていく。 - 特許庁

A high-speed operation can be realized by utilizing a circuit configuration arranging serial bit strings into parallel that is characterized in a configuration to realize the encoding and decoding processing for each of parallel bits within one time clock at the same time.例文帳に追加

従って、シリアルなビット列をパラレルに配置する回路構成を用いることによって、各ビットをパラレルに同時に１タイムクロックで符号化処理、復号化処理を実現する構成を特徴とし、高速動作が実現される。 - 特許庁

By using video information in a bit stream received by a computing device provided with a processing unit and a memory, a dominant/non-dominant predictor is selected to determine the lengths of motion vector codes of horizontal and vertical differences.例文帳に追加

処理ユニットおよびメモリを備えたコンピューティング・デバイスにより受信したビットストリーム内のビデオ情報を用いて、優勢的／非優勢的プレディクタ選択を行い、水平方向及び垂直方向差分動きベクトルの符号の長さを決定する。 - 特許庁

Then, the DSV controller 44 adds the second subsequent value DSVm to the cumulative DSVs to the previous DSV adjustment bit in processing of the antecedent code word when the subsequent code word includes two DSV adjustment bits.例文帳に追加

そして、ＤＳＶコントローラ４４は、後続コードワードが２つのＤＳＶ調整ビットを含む場合には先行コードワードの処理において直前のＤＳＶ調整ビットまでの累積的なＤＳＶに第２後続値ＤＳＶｍを加算する。 - 特許庁

To obtain a timing reproduction device which reproduces processing timing for highly accurately demodulating transmitted data, in a receiving device of a spread spectrum communication system wherein a bit cycle of the transmission data and a spreading code cycle are in a non-integer multiple relation.例文帳に追加

伝送データのビット周期と拡散コード周期が非整数倍の関係にあるスペクトラム拡散通信システムの受信装置において、伝送データを高精度に復調するための処理タイミングを再生するタイミング再生装置を得ること。 - 特許庁

A pattern decomposer 76 applies one-bit ADRC processing to the prediction tap extracted by a region extractor 75 to decompose the prediction tap into patterns, and supplied dynamic ranges of every pattern to prediction operators 77-1 to 77-N of corresponding patterns.例文帳に追加

パターン分解部７６は、領域抽出部７５により抽出された予測タップを１ビットADRC処理することでパターンに分解し、パターン毎のダイナミックレンジを、対応するパターンの予測演算部７７−１乃至７７−Ｎに供給する。 - 特許庁

To provide a DSP modem which is prevented from generating a false bit to have an improved error rate by using a quadratic curve as calculation expression by a carrier level adjustment processing section to generate a sent-out waveform approximating a conventional analog system.例文帳に追加

従来のアナログ方式に近似する送出波形を生成するために、搬送波レベル調整処理部による計算式を二次曲線とすることにより、擬似ビットの発生を防止してエラーレイトを改善したＤＳＰモデムを提供する。 - 特許庁