「bit processing」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

The image processing apparatus acquires information for prescribing a part, wherein an object designated by a photographer exists, in an image represented by RAW data with 16-bit gradation and corrects the gradation of a luminance value of the image represented by the RAW data so that the part, wherein the object designated by the photographer exists, has a proper luminance value.例文帳に追加

１６ビット階調のＲＡＷデータが示す画像内で、撮影者が指定した被写体がある箇所を特定する情報を取得させ、前記撮影者が指定した被写体がある箇所が適切な輝度値となるように、前記ＲＡＷデータが示す画像の輝度値の階調を補正するようにした。 - 特許庁

The preprocessing utilizes synchronization of the common system clock, synchronization of channel decoding according to a different channel protocol matching the interfaces of the different types, and synchronization to form a sample word which is stored in an intermediate storage device for supplying the sample word to central arithmetic processing from a PCM bit stream.例文帳に追加

このプリプロセスは、共通のシステムクロックに対する同期、異なるタイプのインタフェースに符合する異なるチャネルプロトコルに従うチャネルデコードに対する同期、及び該ＰＣＭビットストリームから、これよりサンプルワードが中央演算処理に供給される中間的な記憶装置に記憶されるサンプルワードを形成するように同期を利用する。 - 特許庁

Since a 16-bit code being a basic configuration of a PSC and an SSC generated from a code generating circuit 170 as inverse spread codes has a constant repetitive characteristic in positive bits and negative bits, each of 16-sets of the arithmetic circuits can apply correlation processing to received data respectively deviated by one chip.例文帳に追加

コード発生回路１７０が逆拡散コードとして発生するＰＳＣ及びＳＳＣの基本構成である１６ビットコードは、正極性のビットと負極性のビットとの繰り返し特性が一定であるので、１６個の演算回路それぞれにおいて１チップずらした受信データに対して相関処理を行うことができる。 - 特許庁

The logical format management module 21 refers to a bit map memory 34 corresponding to a disk access request from a host, judges whether or not the entire access area is already formatted, requests disk access to the low-order layer module 22 in the case of judging that it is already formatted, and issues a logical format processing request when it is not formatted yet.例文帳に追加

論理フォーマット管理モジュール２１は、ホストからのデイスクアクセス要求に応じて、ビットマップメモリ３４を参照し、当該アクセス領域全てが、フォーマット済かを判定し、フォーマット済と判断した場合に、下位層モジュール２２にデイスクアクセスを要求し、フォーマット済でなければ、論理フォーマット処理要求を発行する。 - 特許庁

When a decode error is detected in macro block information that resides in slice information in a bit stream and error concealment processing is performed, a frame having the display time closest to a slice with the decode error detected is used as a reference frame for error concealment in the reproduction images accumulated in a reference frame buffer.例文帳に追加

ビットストリーム内のスライス情報に存在するマクロブロック情報にデコードエラーが検出され、エラーコンシールメント処理を行う場合に、参照フレームバッファに蓄積されている復号した再生画像の中で、デコードエラーが検出されたスライスに最も表示時刻が近いフレームをエラーコンシールメントの参照フレームとする。 - 特許庁

The signal processing circuit is provided with a bus wiring DB for receiving digital video signals, and a data register 6 for sequentially sampling the digital video signals on this bus wiring DB and outputting them in parallel, and this data register 6 includes a plurality of sampling latches 10 for level-converting each signal voltage of the digital video signals in bit units.例文帳に追加

信号処理回路はデジタル映像信号を受け取るバス配線ＤＢと、このバス配線ＤＢ上のデジタル映像信号を順次サンプリングして並列的に出力するデータレジスタ６とを備え、このデータレジスタ６はデジタル映像信号の信号電圧をそれぞれビット単位にレベル変換する複数のサンプリングラッチ１０を含む。 - 特許庁

Optional waveform data are stored 7 beforehand in an area to be accessed by the address of the address generation means together with the filter processing result in the memory, and by switching 11 the address, the filtering result or the optional waveform data corresponding to the bit stream are read and analog-outputted through the D/A converter.例文帳に追加

メモリには、フィルタ処理結果と共にアドレス発生手段のアドレスによりアクセスされる領域に任意の波形データがあらかじめ格納７され、アドレスを切り替えること１１によりビットストリームに対応したフィルタ処理結果または任意波形のデータを読み出しＤ／Ａ変換器を介してアナログ出力する。 - 特許庁

In the optical disk device, digital signal processing is operated with 1/2 or less of a channel bit frequency by using a PR (a, b, c, d, e, f) property for an equalization property of a PRML decoding means, low electric power is reduced by reduction of an operation clock frequency and playback performance is improved by decreasing disturbance components caused by return.例文帳に追加

ＰＲＭＬ復号手段の等化特性にＰＲ（ａ，ｂ，ｃ，ｄ，ｅ，ｆ）特性を用いることによりディジタル信号処理をチャネルビット周波数の１／２以下で動作させて、動作クロック周波数の低減による低電力化と折り返しで生じる妨害成分を減少させることによる再生性能の向上を実現する。 - 特許庁

The imaging apparatus for printing out image data comprises an interpreter generating an internal code for each color component being printed out for print data inputted as a page description language, a rasterizer generating bit map data from the internal code, means for predicting generation of overrun when the rasterizer generates bit map data, and means performing overrun processing on all other color components not yet processed when overrun is predicted with a specified color component.例文帳に追加

画像データを印字出力する画像形成装置であって、ページ記述言語として入力された印刷データに対して印字出力される各色成分毎に内部コードを生成するインタプリタと、内部コードからビットマップデータを生成するラスタライザと、ラスタライザがビットマップデータを生成する際のオーバーランの発生を予測するオーバーラン予測手段と、所定の色成分でオーバーラン予測されたときには、未処理である他の全ての色成分に対してオーバーラン処理を行うオーバーラン処理手段とを有する構成とする。 - 特許庁

A sensor ECU 3 of the sensor signal processing apparatus 6 sets the gain of a variable-gain amplifier 9, which amplifies and outputs analog sensor signals, adds information on the setting of the gain as a range bit to data of sensor signals converted from analog into digital form by an A/D converter 10, and outputs it to an ECU 4 for airbags and an ECU 5 for VSC.例文帳に追加

センサ信号処理装置６のセンサＥＣＵ３は、アナログのセンサ信号を増幅して出力する可変ゲインアンプ９のゲインを設定すると共に、Ａ／Ｄ変換器１０によりＡ／Ｄ変換されたセンサ信号のデータに、前記ゲインの設定に関する情報をレンジビットとして付加し、エアバッグ用ＥＣＵ４やＶＳＣ用ＥＣＵ５に出力する。 - 特許庁

A series of hardware pipeline units each processing a stride during prefix search operations on a multi-bit trie includes, within at least one pipeline unit other than the last pipeline unit, a mechanism for retiring search results from the respective pipeline unit rather than passing the search results through the remaining pipeline units.例文帳に追加

マルチビットトライに関するプレフィックス検索動作期間中各々がストライドを処理する一連のハードウエアパイプラインユニットが、最後のパイプラインユニット以外の少なくとも１つのパイプラインユニット内において、検索結果を残りのパイプラインユニットを介して通過させるのではなく夫々のパイプラインユニットから検索結果をリタイアさせるメカニズムを包含している。 - 特許庁

An input processing section 11B outputs an image data valid signal VA1 indicating for each pixel whether or not image data given according to a synchronizing signal are valid, and adds a start bit ST1 for displaying whether it is a first pixel of a frame and outputs as an image data signal when abnormality in image data is not detected.例文帳に追加

入力処理部１１Ｂは、同期信号に従って与えられる画像データが有効か否かを画素単位に示す画像データ有効信号ＶＡ１を出力すると共に、この画像データの異常を検出しないときにはフレームの最初の画素であるか否かを表示するためのスタートビットＳＴ１を付加して画像データ信号として出力する。 - 特許庁

The device 10 previously prepares error detection data byte_-ok, word_-ok for respective received data RD of a byte unit and a word unit and repeats processing for delivering the received data RD and the error detection data byte_-ok, word_-ok to the CPU 21 for each reception of 16-bit data until the end of reception of all data.例文帳に追加

誤り検出装置１０は、バイト単位及びワード単位の受信データＲＤに対して、予め各受信データＲＤに対する誤り検出データｂｙｔｅ＿ｏｋ，ｗｏｒｄ＿ｏｋを用意しておき、１６ビット分のデータを受信する毎に、ＣＰＵ２１に対して受信データＲＤと誤り検出データｂｙｔｅ＿ｏｋ，ｗｏｒｄ＿ｏｋとを受け渡す処理を、全データの受信が終了するまで繰り返す。 - 特許庁

The device is provided with an at least one setting circuit 1 setting the prescribed pattern of a bit serial signal, plural detecting circuits (4a-4p) detecting a pattern set by the setting circuit 1 out of each block in which conversion processing is performed, and an eleminating circuit 16 eliminating the block when the detecting circuits (4a-4p) detect the pattern.例文帳に追加

ビットシリアル信号の所定のパターンを設定する少なくとも１つの設定回路１と、前記変換処理を施した各ブロックから、設定回路１が設定したパターンを検出する複数の検出回路４ａ〜４ｐと、検出回路４ａ〜４ｐが前記パターンを検出したときは当該ブロックを除去する除去回路６とを備えている。 - 特許庁

An 8×8 block register 21 where multi-bit image data in block units after quantization is stored is zigzag scanned backward by a search controller 24, and a correction counter 23 is counted up each time effective coefficients are changed or moved in accordance with a correction level, and correction processing is repeated till the counted value reaches a value preliminarily set to a correction level set register 22.例文帳に追加

量子化後のブロック単位の多ビット画像データを格納する８×８ブロックレジスタ２１に対して、サーチ制御装置２４により逆方向ジグザグスキャンを行い、補正レベルに応じて有効係数を変化させたり、移動させるごとに、補正カウンタ２３をカウントアップし、補正レベル設定レジスタ２２に予めセットされた値に到達するまで、補正処理を繰り返す。 - 特許庁

When a second print data generated at an intermediate data generating section 63 is developed in units of band, a schedule list generating section optimizes the development schedule of each band and a plurality of rendering sections 67, 68 transfer the print data to an output section 615 while sharing the bit map development processing of each band according to the optimized schedule.例文帳に追加

中間データ作成部６３で生成された第２の印刷データをバンド単位に展開する際に、各バンドの展開スケジュールをスケジュールリスト作成部が最適化し、該最適化されたスケジュールに従って複数のレンダリング部６７，６８により各バンドのビットマップ展開を分担処理しながら出力部６１５に転送処理する構成を特徴とする。 - 特許庁

The continuous flag bit is a flag which makes plural two dimensional codes one when plural processing is desired to be continuously performed by making the two-dimensional codes recognized, and when the flag is one, it is connected with the code data of an already recognized two-dimensional code and expanded code data are newly generated.例文帳に追加

この連続フラグビットは、複数の２次元コードを認識させることにより、連続させて複数の処理を行わせたい時に、それらの２次元コードが１とされるフラグであり、そのフラグが１である場合は、ステップＳ８３において、既に認識されている２次元コードのコードデータと連結され、拡張されたコードデータが新たに生成される。 - 特許庁

When converting the command columns of the print data in the print page are converted into the intermediate codes, whether color is included in the object in the band for each band is judged so that whether the color space of the band is color or monochrome is judged by the minimum addition processing, and that the bit map image data is efficiently developed according to the color space of each band.例文帳に追加

印刷ページ内の印刷データのコマンド列を順に中間コードに変換する時にバンド毎にバンド内のオブジェクトにカラーを含むか否かを判断するので，最小限の追加処理によってバンドの色空間がカラーかモノクロかを判断でき，それぞれのバンドの色空間に応じた効率的なビットマップ画像データの展開が可能になる。 - 特許庁

The device includes: a memory cell array; the error detection and correction circuit performing error detection and correction of read data; and a buffer register that is provided for temporarily storing read data and data to be written and set, such that the number of data bits is a multiple of the number of data bits containing a check bit for processing error detection and correction by the error detection and correction circuit.例文帳に追加

メモリセルアレイと、読み出しデータのエラー検出と訂正を行なうエラー検出訂正回路と、読み出しデータ及び書き込みデータを一時格納するために設けられた、データビット数が前記エラー検出訂正回路によるエラー検出訂正処理の際のチェックビットを含めたデータビット数の整数倍に設定されたバッファレジスタとを備える。 - 特許庁

Correction is made for each of images G1 to Gk shown by A/D converted image data acquired by AE bracket shooting so that brightness of any image other than a first image whose exposure is the lowest coincides with brightness of the first image, and exposure adjustment processing is carried out by performing bit extension from m bits to n bits (n>m).例文帳に追加

ＡＥブラケット撮影により取得されたＡ／Ｄ変換後の画像データにより表される画像Ｇ１〜Ｇｋのそれぞれに対して、最も露出が低い第１の画像以外の他の画像の明るさを第１の画像の明るさに合わせるように補正するとともに、ｍビットからｎビット（ｎ＞ｍ）にビット拡張することにより露出調整処理を行う。 - 特許庁

A user operates the operating panel 112 to switch the print mode from storage print mode to BOX print mode and when a series of processing of rendering and storage is ended for all PDL data, bit map data stored in the area 205 for storing storage print data is transferred to the area 206 for storing BOX print data where it is stored as BOX data.例文帳に追加

ユーザが操作パネル１１２を操作して印刷モードを蓄積印刷モードからＢＯＸ印刷モードへ切替え、ＰＤＬデータの全てに対してレンダリング及び蓄積の一連の処理が終了すると、蓄積印刷データ格納エリア２０５に蓄積されたビットマップデータをＢＯＸ印刷データ格納エリア２０６へ転送し、ＢＯＸデータとして保存する。 - 特許庁

The pseudo gray scale processing circuit 3 includes an output pseudo gray scale data calculation part which generates the output pseudo gray scale data y on the basis of carry data CRY which are the carry bits being the sum of the lower bit data uL which are the lower bits (n-m) of the input gray scale data u and state variable data x, and input gray scale data u.例文帳に追加

疑似中間調処理回路３は、入力階調データｕの下位の（ｎ−ｍ）ビットである下位ビットデータｕ^Ｌと状態変数データｘとの和のキャリービットであるキャリーデータＣＲＹと、入力階調データｕとに基づいて、出力疑似階調データｙを生成する出力疑似階調データ算出部とを含む。 - 特許庁

An encoding control part 126 controls a bit use amount of encoding processing so as to make a code amount of an output ES to be a proper amount, and instructs a frame skip control part 127 to perform frame skipping for a predetermined period, skipping frames for the predetermined period by on/off of a switching circuit 122 when the code amount exceeds an allowable amount of a buffer memory 124.例文帳に追加

符号化制御部１２６は、出力ＥＳの符号量が適正量となるように符号化処理のビット使用量を制御し、符号量がバッファメモリ１２４の許容量を超える場合には、フレームスキップ制御部１２７に所定期間のフレームスキップを指示し、スイッチ回路１２２のオン・オフ制御によってフレームを所定期間スキップさせる。 - 特許庁

When the alarm signal transmission section 22-5 receiving the abnormity operation signal transmits an alarm signal to an alarm supervisory section 23, the alarm supervisory section 23 transmits a processing stop signal to a decoding section 22-4 that allows a power control section 22-6 to generate a TPC bit to instruct a low transmission power level of an incoming signal from a mobile terminal.例文帳に追加

異常動作信号の受信にともないアラーム信号発信部２２−５からアラーム監視部２３へアラーム信号が送信されると、アラーム監視部２３から復号部２２−４へ処理停止信号が送信され、パワーコントロール部２２−６において、移動端末からの上り信号の送信電力レベルを低く抑えることを指示するＴＰＣビットが生成される。 - 特許庁

And a signal S2 obtained by reverse-quantizing the output from the quantization circuit 57 in a reverse-quantization circuit 60 and by reverse-DCT processing it with an IDCT circuit 61 is subtracted from a signal S1 before the DCT process, and the obtained subtraction output is variable-length-coded in a variable-length coding circuit 71 to be extracted as a subtraction bit stream.例文帳に追加

また、量子化回路５７からの出力を、逆量子化回路６０で逆量子化し、ＩＤＣＴ回路６１で逆ＤＣＴ処理して得られた信号Ｓ２を、ＤＣＴ処理前の信号Ｓ１から減算し、得られた差分出力を可変長符号化回路７１で可変長符号化して差分ビットストリームとして取り出す。 - 特許庁

To provide a wireless communication method capable of normally retransmitting data by improving the throughput of the data processing in the entire of a transmission reception system even if an error occurs in performing retransmission request using a reception result signal only by a signal not protected by a check bit, and to provide a wireless communication apparatus for executing this method.例文帳に追加

チェックビット等で保護されていない信号のみによって、受信結果信号で再送要求を行う際に生じるエラーが発生しても、送受信システム全体でのデータ処理のスループットを上げ、データの再送を正常に行える無線通信方法およびその方法を実施する無線通信装置を提供することを課題とする。 - 特許庁

A channel bit string converting part 55 converts the code sequence supplied from the conversion pattern deciding part 52 to a code sequence including a uncertain code based on the detection flag supplied from the minimum run continuation limit object processing part 53 and the expectation flag, while determines the uncertain code based on a value of directly before the code sequence detected from a directly before detecting part 54.例文帳に追加

チャネルビット列変換部55は、変換パターン決定部52より供給された符号列を、最小ラン連続制限対象処理部53より供給された検出フラグ及び予想フラグに基づいて不確定符号を含む符号列に変換するとともに、直前検出部54により検出された符号列の直前の値に基づいて不確定符号を確定する。 - 特許庁

A multi-function image processing device having a printer function, a copy function and a facsimile function selects subsidiary information to be used for retrieving and editing the integrated document from among subsidiary information respectively extracted from a character area, an image area and a figure area of bit map image data to be used for generating the document and registers the subsidiary information as the metadata of the document.例文帳に追加

プリンタ機能、コピー機能、ファクシミリ機能を有する複合画像処理装置は、統合ドキュメントを生成する元となるビットマップ画像データの文字領域、画像領域、図形領域のそれぞれから抽出した副次情報のうち、統合ドキュメントの検索や編集に用いられるであろう副次情報を選択して統合ドキュメントのメタデータとして登録する。 - 特許庁

A main control MPU 4100a is capable of determining (generating) the display forms of the symbols to be derived and displayed without overlapping by executing three bit operations to the value of an allocation range for big winning symbols or an allocation range for losing symbols on the basis of the result of determining whether to generate a big winning game state in special symbol/flag setting processing.例文帳に追加

主制御ＭＰＵ４１００ａは、特別図柄・フラグ設定処理で大当り遊技状態を発生させるか否かの判定結果に基づいて大当り図柄用割り振り範囲又ははずれ図柄用割り振り範囲のうちいずれかの値に対して、３つのビット演算を実行して導出表示するための図柄の表示態様を重複することなく決定（生成）することができる。 - 特許庁

When specification of measurement conditions including requested measurement precision from the measurement data collection program 35, a notification data derivation part 43 of a measurement data processing part 27 in a sensor unit derives digital physical quantity data for notification having effective bit width according to the requested measurement precision based on digital measurement raw data in which at least one piece of analog measurement raw data is digitized.例文帳に追加

計測データ収集プログラム３５から要求計測精度を含む計測条件の指定を受けると、センサユニットにおける計測データ処理部２７の通知データ導出部４３が、少なくとも１つのアナログ計測生データがデジタル化されたデジタル計測生データに基づいて、要求計測精度に応じた有効ビット幅を有する通知用デジタル物理量データを導出する。 - 特許庁

A voice encoder 300 operates voice encoding processing for compressing a voice signal inputted from a microphone 16, and digitized by an analog/digital converting part 14 into a low bit rate, and transfers it to an error correction encoder 200, and extends an encoded voice signal outputted from the error correction encoder 200, and transfers it to a digital/analog converting part 15.例文帳に追加

音声符号化器３００は、マイクロフォン１６から入力されアナログディジタル変換部１４でディジタル化された音声信号を低ビットレートに圧縮する音声符号化を行って誤り訂正符号化器２００に渡すとともに、誤り訂正符号化器２００から出力される符号化音声信号を伸張してディジタルアナログ変換部１５に渡す処理を行う。 - 特許庁

Erroneous recognition of phase error, which can occur in a conventional phase error detection circuit is reduced by a phase error detection circuit 13 for changing calculation processing for determining phase errors between a reproduced signal 20 and an n-bit oscillator output 18, according to a tilt signal 19 of the output 18, thereby enabling an more stable operation of a PLL circuit than that of a conventional circuit.例文帳に追加

ｎビット発振器出力１８の傾き信号１９に対応して、再生信号２０とｎビット発振器出力１８の位相誤差を求める演算処理を変える位相誤差検出回路１３により、従来の位相誤差検出回路で起こり得た位相誤差の誤認識を減少させ、従来回路より安定したＰＬＬ回路動作を可能にする。 - 特許庁

In other aspects, a command for controlling a data transfer of a bit stream between a source and a destination, where the command is adapted to change at least one of the source and destination of the transfer, and apparatus for receiving and processing data comprising means for receiving the data and means for synchronizing the data in two or more different modes.例文帳に追加

他の態様では、コマンドが転送の発信元と宛先の少なくとも１つを変更するように適合させられる発信元と宛先間のビットストリームのデータ転送を制御するためのコマンド、及びデータを受信するための手段と、２つまたは３つ以上の異なるモードでデータを同期させるための手段とを備えるデータを受信、処理するための手段を備える。 - 特許庁

There are provided an extraction means 110 for extracting intra-predictive information contained in a bit stream of a video CODEC and a conversion means 200 for converting image data into an image having resolution higher than that of an original image, and the conversion means performs interpolation processing of pixels of the image data based on the intra-predictive information to convert the image data into an image of high resolution.例文帳に追加

ビデオコーデックのビットストリームに含まれるイントラ予測情報を抽出する抽出手段１１０と、画像データの解像度を原画像の解像度よりも高い画像に変換する変換手段２００と、を備え、前記変換手段は、前記イントラ予測情報に基づいて、前記画像データの画素の補間処理を行うことにより高解像度の画像に変換する。 - 特許庁

The image processing device 100 has a first color converting section 132 converting the RGB bit map data of the input printing data to color printing data of CMYK, a second color converting section converting the same to monochrome printing data of K, and a printing data selecting section 151 selecting printing data output to a printing engine from the color printing data and the monochrome printing data.例文帳に追加

画像処理装置１００は、入力された印刷データのＲＧＢビットマップデータからＣＭＹＫのカラー印刷データに変換する第１色変換部１３２と、Ｋのモノクロ印刷データに変換する第２色変換部１３３と、カラー印刷データおよびモノクロ印刷データのうちから印刷エンジンに出力する印刷データを選択する印刷データ選択部１５１とを有する。 - 特許庁

Waveform information of a data signal wherein noise jitter is suppressed by averaging data signals to be measured is generated by time-series data at fixed intervals shorter than the period of a clock signal having a frequency corresponding to a bit rate (S1), and a wide-band clock reproduction processing is performed to the waveform information (S2), and a clock signal including the pattern-dependent jitter is reproduced.例文帳に追加

被測定データ信号に対する平均化を行ってノイズ性ジッタを抑圧したデータ信号の波形情報を、ビットレートに対応した周波数のクロック信号の周期より短い一定間隔の時系列データで生成し（Ｓ１）、その波形情報に対して広帯域なクロック再生処理を行って（Ｓ２）、パターン依存性ジッタを含むクロック信号を再生する。 - 特許庁

The sound output device 1 having a baseband processing part 12 for outputting the digital audio signal based on a first transmission format is provided with a conversion circuit 13 for converting an audio data signal so that the digital audio signal comprising the audio data signal, an LR channel selection signal, and a bit clock has a format based on a second transmission format different from the first transmission format.例文帳に追加

第一の伝送フォーマットに基づいたデジタルオーディオ信号を出力するベースバンド処理部１２を有する音声出力装置１において、オーディオデータ信号、ＬＲチャンネル選択信号及びビットクロックからなるデジタルオーディオ信号が、第一の伝送フォーマットと異なる第二の伝送フォーマットに基づいた形式となるようにオーディオデータ信号を変換する変換回路１３を備える。 - 特許庁

The method and apparatus also comprise a step of generating a central processing unit (CPU) clock in the clock shaper logic unit based on the output of the free-running counter and the at least one input specifying the desired frequency by comparing a bit-reversed version of the output of the free-running counter with the at least one input specifying the desired frequency.例文帳に追加

該方法及び装置は、また、自走カウンタの出力と所望の周波数を特定する少なくとも一つの入力とに基づいて、自走カウンタの出力のビット反転されたものと所望の周波数を特定する少なくとも一つの入力とを比較することにより、クロック整形ロジック・ユニットにおいて中央処理装置（ＣＰＵ）クロックを生成するステップを備える。 - 特許庁

The data processing system includes a microprocessor and a communication element, capable of communicating with an electronic module for sending a code signal to the microprocessor, and includes a hardware circuit which causes or does not cause the bit order of a word to be reversed as the function of the value of the code signal in the transfer of the word between the electronic module and the microprocessor.例文帳に追加

データ処理システムであって： マイクロプロセッサ；および規約信号をマイクロプロセッサに送るための電子モジュールとの通信が可能な通信素子；を含み、 電子モジュールとマイクロプロセッサとの間での語の転送の際に、規約信号の値の関数として語のビット順序を反転させたりさせなかったりするハードウエア回路を含む、ことを特徴とするデータ処理システム。 - 特許庁

The printer utility program is prepared so that the computer can perform processing for displaying the combination of messages in which the necessary or unnecessary displays are defined by ON/OFF of each bit of information to be transmitted from the printer in order to notify the contents of each abnormal phenomenon occurred in the printer as information concerned with the method of coping with the abnormal phenomenon.例文帳に追加

プリンタにて生じている異常現象の内容を通知するためにプリンタが送信する情報の各ビットのＯＮ／ＯＦＦによりその表示の要否が定義されているメッセージを組み合わせたものを、当該異常現象の対処方法に関する情報として表示する処理を、コンピュータに行わせることが出来るように、プリンタ用ユーティリティプログラムを作成しておく。 - 特許庁

The printer comprises a means for storing print information from a host computer, a means for analyzing the data to develop image data, a means for detecting completion of print processing, a means for accessing and diagnosing a memory area, a means for attaching an error correction code when a failure bit is searched, and a table for managing the address of a failed word.例文帳に追加

ホストコンピュータからの印字情報を格納する手段、前記データを解析して画像データに展開する手段、印字処理が終了したことを検出する手段、メモリ領域をアクセスして診断を行う手段、故障ビットを探知した場合には誤り訂正用の符号を付加する手段、および前記の故障ワードのアドレスを管理する管理テーブルを備えたことを特徴とする印刷装置。 - 特許庁

When image-coding data is re-coded and distributed at a bit rate selected according to access from a user, the user is identified whether he is a member or nonmember, and a value of coding parameter used in re- coding is limited to the nonmember user, and while high-speed processing is realized, low quality image re-coding data is formed and distributed.例文帳に追加

ユーザからのアクセスに応じて選択されたビットレートに画像符号化データを再符号化して配信する際に、そのユーザが会員か非会員かを識別して、非会員のユーザに対しては、再符号化時に用いる符号化パラメータの値を制限することにより、高速処理を実現しつつ、低品質な画像再符号化データを生成してユーザに配信するという構成を採る。 - 特許庁

To perform transmission with fixed delay even in the case of a fluctuation in a network band resulting from network transmission capacity and optimum moving image encoding processing corresponding to delay requested by a receiving terminal, and to satisfy a delay request from the receiving terminal by reflecting adjustment results of the request on the encoded amount of a video bit stream.例文帳に追加

ネットワークの伝送容量や，受信端末が要求する遅延に応じた最適な動画像符号化処理により，ネットワーク帯域の変動した場合でも一定の遅延で伝送が可能であり，また受信端末からの遅延要求の調整結果を映像ビットストリームの符号量に反映することで，前記要求を満足することができる映像監視装置を提供する。 - 特許庁

In the liquid crystal display device, at least a liquid crystal display electrode, a processing circuit for driving the liquid crystal display electrode and a plurality of gate capacitors storing image data are formed at a liquid crystal display pixel, and an N-bit (N: a positive integer) digital value is held in the gate capacitors and is converted into a time signal to drive the liquid crystal display electrode.例文帳に追加

液晶表示画素に、少なくとも、液晶表示電極と、該液晶表示電極を駆動するための処理回路と、画像データを記憶する複数個のゲート容量とを形成した液晶表示装置とし、前記ゲート容量にＮビット（Ｎは正の整数）のデジタル値を保持し、該デジタル値を時間信号に変換してから液晶表示電極を駆動する液晶表示装置とする。 - 特許庁

In the case of executing complicated address updating in the above constitution by successively reading out increased/decreased values necessary for address updating from the storage device 1 by the control part 2 and updating address values, the complicated address updating can be realized by the same processing quantity of a processor 6 as that of simple address updating without increasing the bit width of an instruction code and the number of instruction codes.例文帳に追加

この構成によれば、増減値記憶装置制御部２により増減値記憶装置１からアドレス更新に必要な増減値を順次読み出し、アドレス値を更新することによって、複雑なアドレス更新を行なう際、処理装置６の処理量を単純なアドレス更新の際と同じ処理量で実現でき、かつ命令コードのビット幅および命令コード数を増加することなく実現できる。 - 特許庁