「bit processing」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

The control means performs control to perform image processing of the partial areas of at least a data row of (L1+, ..., +LN) length formed by arraying data of respective pixels when bit lengths of respective pixels in partial areas corresponding to one processor are L1 to LN.例文帳に追加

前記制御手段は、あるプロセッサに対応する部分領域の各画素のビット長がそれぞれＬ１〜ＬＮである場合に、該プロセッサが前記各画素のデータを並べた（Ｌ１＋・・・＋ＬＮ）長のデータ列を少なくとも対象として該部分領域の画像処理を行うように制御することを特徴とする。 - 特許庁

Since FF (hexadecimal) data or 00 (hexadecimal) data are alternately transmitted to respective controllers every time the main controller 90 executes a main processing, for instance when the data are supposed to be FF (hexadecimal) but they are not (one bit is 0, for instance), it is judged that the transmission route is disconnected.例文帳に追加

メイン制御装置９０がメイン処理を１回実行する毎にＦＦ（１６進）データまたは００（１６進）データが交互に各制御装置に送信されるので、例えばＦＦ（１６進）のはずがそうでなければ（例えば１ビットが０なら）、伝送経路が断線していることが判る。 - 特許庁

Since the n-bit scramble patterns are generated in parallel, that is, at the same time, the n-bits of the input signal to be scrambled can simultaneously be scramble- processed, thus the generating circuit can sufficiently cope with high-speed signal processing and can adopt a conventional CMOS-IC.例文帳に追加

このｎビットスクランブルパタンが並列に、すなわち同時に生成されるので、スクランブルすべき入力信号のｎビットを同時にスクランブル処理することができることになり、高速性の信号処理にも十分に対処可能となり、一般のＣＭＯＳ−ＩＣが使用可能となる。 - 特許庁

The user device 200 applies at least either bit inversion or phase inversion to each of the entangled sets of the received quantum cash the even-number of times in total, and transmits the quantum cash state to which such processing is applied and the face value information as quantum cash to a retailing store device 300.例文帳に追加

利用者装置２００では、受信した量子現金の各エンタングルド組に対し、ビット反転と位相反転の少なくとも一方を合計偶数回施し、この処理を施した量子現状態と、額面情報とを、量子現金として小売店装置３００に送信する。 - 特許庁

A packet processing part 205 of a relay node 201 calculates effective bands to be used by traffic from a packet size and a bit rate of the traffic, and the present communication rate, and a sets an aggregation condition in traffic with a small packet size so as to satisfy that the actually used effective bands is within the allocated effective bands.例文帳に追加

中継ノード201のパケット処理部205は、トラヒックのパケットサイズとビットレートおよび現在の通信レートから、トラヒックが使用する実効帯域を求め、割り当てられた実効帯域以下になるように、パケットサイズの小さいトラヒックに対してアグリゲーション条件を設定する。 - 特許庁

In operation processing of an image accumulation control part which a digital copying machine has, a data bus switching bit is set to 1 (S502) after setting an erase starting point address, an end point address of an erase starting point address register, an erase end point address register (S501), and data on a register for substitute data is selected.例文帳に追加

ディジタル複写機が備える画像蓄積制御部の動作処理では、消去始点アドレスレジスタ、消去終点アドレスレジスタの消去始点アドレス、終点アドレスを設定（Ｓ５０１）した後、データパス切り替えビットを１に設定（Ｓ５０２）し、置き換えデータ用レジスタのデータを選択する。 - 特許庁

To provide an analysis method and apparatus that can analyze an encoding parameter from a decoded video signal subjected to orthogonal transform encoding processing and discriminate whether or not the received video signal is a bit stream (compression signal).例文帳に追加

直交変換符号化処理がなされた映像信号の復号信号から符号化パラメータを解析することができ、且つ、受信した映像信号がビットストリーム（圧縮信号）であるか否かを判断することができる解析方法及び解析装置を提供することを目的とする。 - 特許庁

Modulation and demodulation processing parts 13 and 23 detect the burst period of small amplitude in a signal mutually transmitted between an OCU 1a and DSU 6, make 1-bit binary data correspond to a sine wave of a two-wavelength, to be superimposed on the small amplitude burst period in each burst cycle.例文帳に追加

変復調処理部１３、２３では、ＯＣＵ１ａとＤＳＵ６との間で相互伝送される信号うちの小振幅のバースト期間を検出し、バースト一周期毎に１ビットの二値データを二波長の正弦波に対応させ小振幅バースト期間に重畳する。 - 特許庁

In the case of generating the printing information of an intermediate state, discrimination information necessary for the determination of a compression system is collected, a required compression system is selected on the basis of the collected discrimination information and the compression processing of stored bit map data is performed by using the selected compression system.例文帳に追加

中間状態の印刷情報の生成に際して、圧縮方式の決定に必要な判別情報を収集し、収集した判別情報に基づいて、所望とする圧縮方式を選択し、記憶されたビットマップデータに対して、選択した圧縮方式を用いて圧縮処理を行う。 - 特許庁

Switching circuits 13a-1, 13a-2, and so on are provided which are capable of switching between a mode of inputting one data string as it is on the input side of the data comparison circuit 10 and a mode of inputting one data string after changing it by bit inversion processing or the like so as to make it non-coincident with the other data string.例文帳に追加

ここにおいて、データ比較回路１０の入力側で１つのデータ列をそのまま入力させるモードと、ビット反転処理などにより他のデータ列と不一致となるように変化させて入力させるモードとを切替え可能な切替回路１３ａ−１、１３ａ−２、・・・を設ける。 - 特許庁

A coding section 220 carries out a compression coding processing with a motion detection based on the motion vector mv added to the MPEG coding data to a converted output image from the resolution conversion section 160, and outputs the bit stream of a video coding data converting the resolution.例文帳に追加

符号化部２２０は、解像度変換部１６０からの変換出力画像に、上記ＭＰＥＧ符号化データに付加されている動きベクトルｍｖに基づいた動き検出を伴って圧縮符号化処理を施し、解像度を変換したビデオ符号化データのビットストリームを出力する。 - 特許庁

In the case where a packet, constituting digital television broadcast, received via an antenna 30 does not include a bit field for determining scramble information for each sub-channel, in a broadcast receiver 1, a PID of a packet that becomes a candidate of processing for obtaining a scramble determination result, is selected.例文帳に追加

放送受信装置１では、アンテナ３０を介して受信された、デジタルテレビ放送を構成するパケットにおいて、各サブチャネルについて、スクランブル情報の判定のためのビットフィールドが含まれない場合、スクランブル判定結果を得るための処理の候補となるパケットのＰＩＤが選出される。 - 特許庁

A double density mode pixel pattern generating section 422 of a hard circuit configuration adds a binary image subjected to bit map expansion to the code information obtained by the pattern recognition as to the image attended with resolution change and double density processing and receives a main scanning/subscanning double density code to generate correction data through logical arithmetic operations.例文帳に追加

解像度変更：倍密を伴う画像はハード回路構成の倍密モード用画素パターン生成部４２２により、ビットマップ展開された２値画像をパターン認識し得たコード情報に加え、主走査・副走査倍密コードを入力として論理演算で補正データを生成する。 - 特許庁

A video processing apparatus includes: a character signal generator 2 for generating character signals on the basis of monitor data; and a character superimposing part 1 for superimposing character signals generated by the character signal generator 2 on the least significant bit of color difference signals in video signals input from a camera.例文帳に追加

映像処理装置に、モニタ用のデータに基づいてキャラクタ信号を生成するキャラクタ信号発生器２と、キャラクタ信号発生器２により生成されたキャラクタ信号を、カメラから入力される映像信号の色差信号の最下位ビットに重畳するキャラクタ重畳部１と、を備えた。 - 特許庁

An embedding processing section 105 selects embedding data, corresponding to a received coefficient block and a bit value of input data from an embedding data table stored in a table storage section 104, by generating a new block, where the total code length of the block is unchanged for embedding other information.例文帳に追加

埋込処理部１０５は、受け取った係数ブロックと入力データのビット値とに対応する埋め込みデータを、テーブル記憶部１０４が記憶している埋め込みデータテーブルから選択し、ブロックの総符号長が変わらない新たなブロックを生成することにより、他の情報を埋め込む。 - 特許庁

This program is used to perform image inspection by image retrieval by utilizing change itself of a size of an image file in an image of compressed image file and a part of the compressed image file without performing image processing from bit map format requiring image processings and a compressed image.例文帳に追加

本発明はこれらの画像処理が必要なビットマップ形式や圧縮された画像からの画像処理を行うのではなく圧縮画像ファイルや圧縮画像ファイルの一部分の画像における画像ファイルのサイズ変化そのものを利用する画像検索による画像検査を行うプログラム。 - 特許庁

A buffer control section 105 makes all the try-state buffers 104-1 to 104-n a signal output state at the time of writing data, makes only a part of (n) pieces of the try-state buffers a signal output state selectively at the time of bit processing, and makes the other try-state buffers high impedance.例文帳に追加

バッファ制御部１０５は、データの書き込み時にはトライステートバッファ１０４−１〜１０４−ｎをすべて信号出力状態にし、ビット処理時にはｎ個のトライステートバッファの一部のみを選択的に信号出力状態にして他のトライステートバッファをハイインピーダンスにする。 - 特許庁

To provide a data conversion device, in which power consumption is reduced, data can be easily made correspondent with a straight binary form or complement form of '2' and conversion with the complement form of '2' can be performed by uniform and simple processing without depending on the bit length of data.例文帳に追加

消費電力の低減を図り、ストレートバイナリ形式または２の補数形式との間でデータの対応付けを容易とし、２の補数形式との間での変換をデータのビット長に依存せず画一的かつ簡単な処理により行うことができるデータ変換装置を提供する。 - 特許庁

A decompression conversion processing part 92 constituting the exposure part 72 develops the image-processed run-length data stored in the buffer 90 on bit map data, transmits the developed data to a DMD controller 42 via a buffer 94 and drives a DMD 36 to expose and record a two-dimensional image on a substrate.例文帳に追加

露光部７２を構成する解凍変換処理部９２は、バッファ９０に格納された画像処理後のランレングスデータをビットマップデータに展開し、バッファ９４を介してＤＭＤコントローラ４２に送信し、ＤＭＤ３６を駆動して基板に二次元画像を露光記録する。 - 特許庁

The user 200 applies at least either bit inversion or phase inversion to each of the entangled sets of the received quantum cash an even number of times in total, and transmits the quantum cash state to which such processing is applied and the face value information as quantum cash to a retailing store 300.例文帳に追加

利用者２００では、受信した量子現金の各エンタングルド組に対し、ビット反転と位相反転の少なくとも一方を合計偶数回施し、この処理を施した量子現状態と、額面情報とを、量子現金として小売店３００に送信する。 - 特許庁

Next, the block unit interleaver performs interleave B being processing for input of data with respect to (NC-ND)×NB×NA bits being a parity part of an inner code indicated as P in the product code in the order of the column direction as one direction by NB bit, and for reading the data in an order of a row direction as another direction.例文帳に追加

次に、ブロック単位インタリーバは、積符号のうち、Ｐに示される内符号のパリティ部分である（NC-ND）×NB×NAビットに対して、データを、NBビット毎に、一方の方向としての列方向の順に入力し、他方の方向としての行方向の順に読み出す処理であるインタリーブＢを行う。 - 特許庁

A compression processor 12 carries out compression processing on inputted image data based on a bit rate as a ratio of a data quantity of the image data to the number of pixels stored in a compression property storage 13 and compression property data showing a relation with a compression parameter, and outputs it as the compressed image data.例文帳に追加

入力した画像データに対して、圧縮特性記憶部１３に記憶した、画像データのデータ量および画素数の比であるビットレートと、圧縮パラメータとの関係を示す圧縮特性データとに基づいて、圧縮処理部１２が圧縮処理を行い、圧縮画像データとして出力する。 - 特許庁

In basic retrieval and maximum value or minimum value retrieval used in the division and connecting processing of the coupled node tree, not only the information of an address where a node is arranged but also the discrimination bit position of a branch node traced by a retrieval route are stored in a search route stack storing a retrieval history.例文帳に追加

カップルドノードツリーの分割や結合処理に用いる基本検索や最大値あるいは最小値検索において、検索履歴を格納する探索経路スタックにノードの配置されたアドレス情報のみならず検索経路でたどったブランチノードの弁別ビット位置を格納する。 - 特許庁

The decoding apparatus for decoding an LDPC code by using the message passing algorithm includes a check node processing computing element that treats the message to be a logarithmic likelihood ratio wherein the real number "a" of a power of two is used for the base, receives a message Q_m, n from a bit node, and calculates a message R_m, n from the check node.例文帳に追加

メッセージパッシングアルゴリズムを用いてＬＤＰＣ符号を復号する復号装置は、メッセージを、２の冪乗からなる実数ａを底とした対数尤度比とし、ビットノードからのメッセージＱ_ｍ，ｎを受け取り、チェックノードからのメッセージＲ_ｍ，ｎを算出するチェックノード処理演算器を有する。 - 特許庁

An image processing method which decodes progressive JPEG bit streams has a step of dividing code sequences included in the bit streams into blocks that are composed of DC coefficients and AC coefficients, and variable-length-decoding the DC coefficients, and a step of variable-length-decoding the AC coefficients using the decoded DC coefficients and generating high resolution display image data.例文帳に追加

本発明に係る画像処理方法は、プログレッシブＪＰＥＧビットストリームを復号するための画像処理方法であって、前記ビットストリームに含まれる符号列を、ＤＣ係数とＡＣ係数とからなるブロックとして、最初に、前記ＤＣ係数を可変長復号するステップと、それ以降に、前記復号したＤＣ係数を用いて、前記ＡＣ係数を可変長復号して、高解像度の表示用画像データを生成するステップと、を有することを特徴とする。 - 特許庁

The error correction circuit 26 detects an error position in the code word and generates error detection data indicating the error position by applying error correction processing to the sequence of the code word read from the memory cell of cross regions of the selected word line and bit line out of memory cells CL through the bit line, and generates error correction data by correcting information bits at the detected error position.例文帳に追加

誤り訂正回路２６は、メモリセルＣＬのうち選択されたワード線およびビット線の交差領域のメモリセルからビット線を介して読み出された符号語の系列に対して誤り訂正処理を施すことにより、前記符号語中の誤り位置を検出して当該誤り位置を表す誤り検出データを生成し、且つ当該検出された誤り位置における情報ビットを訂正して誤り訂正データを生成する。 - 特許庁

The information processing apparatus provided with the plurality of processor cores includes a means for allocating the processing target of each processor core in each first continuous components in data having structure wherein first components whose size is not fixed are continuously arrayed and a bit string indicating the start of the first components is included in the first components.例文帳に追加

複数のプロセッサコアを備えた情報処理装置であって、サイズが固定されない第一の構成要素が連続して配列され、前記第一の構成要素には当該第一の構成要素の開始を示すビット列が含まれる構造を有するデータについて、連続する前記第一の構成要素ごとに、各プロセッサコアの処理の対象を割り当てる割り当て手段を有することにより上記課題を解決する。 - 特許庁

VRAMs 14-16, which can be installed as original and additional image-only memories, are provided with a circuit 13 which can automatically detect the memory capacities of the VRAMs 14-16, a circuit 10/12 which can automatically set the processing bit number of an image processing function corresponding to a necessary memory capacity, and a circuit 12 for automatically optimizing the automatic setting and mapping of reference pixels.例文帳に追加

画像用専用メモリとして既設・増設され得るＶＲＡＭ１４〜１６は、そのメモリ容量が自動検知できる回路１３を備えており、スキャナーで読取った画像をＡ／Ｄ変換して、必要なメモリ容量に応じた画像処理機能の処理ビット数を自動設定できる回路１０／１２と、参照画素の自動設定及びマッピングの至適化を自動的に行う回路１２とを備え、データ転送効率が高い。 - 特許庁

In the case that surrounding pixels adjacent to a target pixel of an image area in bit map shaped image data including pixels with multi-value gradations keep the same color information consecutively for three pixels or over, smoothing processing is applied to the target pixel, and in the case that the surrounding pixels adjacent to the target pixel keep the same color information that is not consecutive, no smoothing processing is applied to the target pixel.例文帳に追加

多値の階調を持つ画素を含むビットマップ状の画像データにおける画像領域の注目画素に隣接する周辺画素が３画素以上連続して同一の色情報を保持した場合には、注目画素にスムージング処理を行い、注目画素に隣接する周辺画素が連続しない同一の色情報を保持すると識別した場合には、注目画素にスムージング処理を行わない。 - 特許庁

To provide an image coder that can reduce a calculation quantity and processing man-hours of an operator to generate shape information and generate also shape information of a desired image part in the image without limitation of photographing the image, in the case that a coded bit stream is generated from texture information and shape information.例文帳に追加

テクスチャ情報と形状情報とから符号化ビットストリームを生成するような場合において、画像撮影時の制約が無く、形状情報を生成するための計算量及びオペレータの処理工数を低減できるようにし、画像中の所望の画像部分についての形状情報をも生成可能とする。 - 特許庁

The CPU 11 determines the reset of the node 10b when a high impedance condition generated in the terminal 12 accompanied by the reset of the node 10b is recognized for 50 ms via the resistance 10f and the bit line 10e, and conducts synchronization processing required for the transmission and reception of parallel data to the node 10b.例文帳に追加

ＣＰＵ１１は、ノード１０ｂのリセットに伴いビジー端子１２に生ずるハイインピーダンス状態をプルアップ抵抗１０ｆ及びＨＳビットライン１０ｅを介し５０ｍｓの間認識したときノード１０ｂのリセットと判定し、ノード１０ｂとの間のパラレルデータの送受信に必要な同期化処理を行う。 - 特許庁

When those information becomes coincident, the high speed printing processing is performed using the conserved bit map printing data.例文帳に追加

本発明の画像形成装置は、印刷ジョブ情報と、そのジョブの変換されたビットマップ印刷データを保存し、新規の印刷要求のジョブ情報と保存されているジョブ情報のうち印刷後の処理に関する項目を除いた情報を比較し、それらの情報が一致した際には、保存されているビットマップ印刷データを使って高速印刷処理を行う。 - 特許庁

The instruction processing device for successively executing the plurality of instructions of different lengths is equipped with: data buses 11-14 to transfer the instruction code of the maximum instruction length to the post stage at once; and a pointer control circuit 8 for adding a value to a pointer in accordance with an instruction length bit 6 added to the instruction code.例文帳に追加

複数の異なった長さの命令を順次実行する命令処理装置において、命令長が最大の命令コードを１度に後段に渡せるだけの数のデータバス１１〜１４と、命令コードに付加された命令長ビット６に応じてポインタに値を加算するポインタ制御回路８を備える。 - 特許庁

This controller driver (2) includes drive processing circuits (21, 23, and 24) which receive background image bit map data (5) corresponding to a background image and font data (6) representing characters to be superposed on the background image, and a font drawing circuit (22) which generates character pixel data (25) for pixels where a character is displayed from the front data (6).例文帳に追加

本発明によるコントローラドライバ（２）は，背景画像に対応した背景画像ビットマップデータ（５）と，背景画像に重ねあわせる文字を表すフォントデータ（６）とを受け取る駆動処理回路（２１，２３，２４）と，フォントデータ（６）から文字が表示される画素の文字用画素データ（２５）を生成するフォント描画回路（２２）とを含む。 - 特許庁

The generation of the minute error in the data transmitting and receiving processing routine is determined according to whether the archive bit of a log file is raised or not every prescribed timing (step S410), and when the occurrence of the minute error is determined, and a mail for reporting the occurrent of error is automatically transmitted to a manager through the Internet (step S430).例文帳に追加

その一方で、所定のタイミングごとにデータ送受信処理ルーチンに軽微なエラーが発生したか否かをログファイルのアーカイブビットが立っているか否かで判定し（ステップＳ４１０）、軽微なエラーが発生したと判定されたときにはエラー発生を知らせるメールを管理者へインターネットを介して自動送信する（ステップＳ４３０）。 - 特許庁

This division unit is constructed by cascading the number of arithmetic circuits corresponding to the numbers of bits of a divisor and a dividend while shifting them to the low-order bit side of the dividend as much as prescribed bits at a time, and calculates a quotient and a remainder obtained by sequentially performing processing from the arithmetic circuit on the top stage to divide the dividend by the divisor.例文帳に追加

除算器は、除数および被除数のビット数に対応する個数の演算回路を、被除数の下位ビット側に、所定ビットずつずらしながらカスケード接続して構成され、最上段の演算回路から順次処理を行って被除数を除数で割り算した商および余りを算出する。 - 特許庁

That is, the image data storage section 107 stores a reproduced image at a particular position and the reproduced image is used for decoding the image data as the reference image so that an increase in processing amount and the capacity of the memory for edit and special reproduction can be avoided even in the case of the coded bit streams scarcely including the I pictures.例文帳に追加

すなわち、特定の位置の再生画像を画像データ格納部１０７に格納し、この再生画像を参照画像として画像データの復号に用いることによって、Ｉピクチャがほとんど含まれない符号化ビットストリームに対しても、編集や特殊再生の際の処理量やメモリの増加を防ぐことができる。 - 特許庁

The processor 22 receives the interruption request from the processor 21, and reads the value of the OR register 32, and moves the task 52-1 from a waiting state to an executable state, and AND writes a value 0 x f f f f f f f e in an OR register 32, and clears a bit 0, and restores to processing before the interruption.例文帳に追加

プロセッサ２２はプロセッサ２１からの割り込み要求を受け、ＯＲレジスタ３２の値を読み出し、該当するタスク５２−１を待ち状態から実行可能状態に遷移させ、ＯＲレジスタ３２に値０ｘｆｆｆｆｆｆｆｅをＡＮＤ書き込みし、ビット０をクリアし、割り込み前の処理に復帰する。 - 特許庁

When a secrecy scramble pattern generating circuit 42 generates a PN pattern (PNSEC) for descrambling, its PN pattern (PNSEC) output is converted into 160-bit parallel data (P_PNSEC), which are fed to the parallel exclusive OR (EXOR) circuit 40, wherein 160 sets of exclusive OR arithmetic circuits calculate the received data in accordance with the bits to carry out descramble processing in parallel.例文帳に追加

スクランブル解除用のPNパターン(PNSEC)が秘話スクランブルパターン発生回路42にて生成されると、そのPNパターン(PNSEC)出力が160ビットパラレルのデータ(P_PNSEC)に変換されて並列排他論理和(EXOR)回路40に供給され、160個の排他的論理和演算回路にて各入力データがビット対応に演算されてデスクランブル処理がパラレルにて行われる。 - 特許庁

Comparison processing is performed on the oversampled data in 4-bit segment units of the serial data, transition point detection signals are held, and the transition points of the serial data are estimated based on those transition point detection signals, when transition point detection signals for at least two segments, which are among the held transition point detection signals, indicate the same result.例文帳に追加

シリアルデータの４ビット区間単位でオーバーサンプルデータの比較処理を行い、遷移点検出信号を保持し、保持された遷移点検出信号のうち少なくとも２区間分の遷移点検出信号が同一結果を示した場合にその遷移点検出信号に基づいてシリアルデータの遷移点を推定する。 - 特許庁

Furthermore, the monitoring device is configured to change a bit rate at which video data is generated from an input signal of the camera, and the information processor judges from an extent of deterioration caused by a video data transmission step whether or not a state of video data received from the monitoring device is excellent for reproduction processing (S250).例文帳に追加

また、監視装置は、カメラの入力信号から映像データを生成する際のビットレートを変更可能な構成にされ、情報処理装置は、映像データの伝送過程による劣化の程度により、監視装置から受信した映像データの状態が、再生処理するのに良好な状態であるか否かを判定する（Ｓ２５０）。 - 特許庁

The decoder includes an equalization means 20 for carrying out equalization processing, a means 31 for decoding using Sum-Product Algorithm (SPA), a means 34 for deciding whether results of decoding from the SPA are equalized again or not, and a means 33 for decoding a repeatedly-equalized bit stream by Ordered Statistic Decoding (OSD).例文帳に追加

等化処理する等化手段２０と、Ｓｕｍ−Ｐｒｏｄｕｃｔ Ａｌｇｏｒｉｔｈｍ（ＳＰＡ）によって復号する手段３１と、ＳＰＡによった復号結果を再度等化するかを判定する判定手段３４と、繰り返し等化したビット列をＯｒｄｅｒｅｄ Ｓｔａｔｓｔｉｃ Ｄｅｃｏｄｉｎｇ（ＯＳＤ）によって復号する手段３３とを備える。 - 特許庁

The character element pieces of bit map font data of an inputted external character are compared with those of existing external characters to mechanically judge the identity of the characters in accordance with a preliminarily given coincidence rate, and processing of conversion into an outline font is performed to register it as a new external character only when it is judged to b identical.例文帳に追加

入力された外字文字のビットマップフォントデータの文字素片と、既に存在する外字文字のそれとを比較し、予め与えられた一致率に従って文字の同一性を機械的に判断し、同一と判断された場合にのみアウトラインフォントへ変換する処理を行い、新規の外字文字として登録する。 - 特許庁

An image processor comprises: a memory control circuit for receiving pixel data for multiple frames in order of the frames, and storing it in a frame memory; an image processing circuit for using a high-order bit portion of the pixel data stored in the frame memory to generate processed pixel data; and an output circuit for outputting the processed pixel data.例文帳に追加

画像処理装置は、複数のフレームの画素データを、フレームの順番に受信し、フレームメモリに記憶するメモリ制御回路と、フレームメモリに記憶された画素データの上位ビット部分を利用して処理済み画素データを生成する画像処理回路と、処理済み画素データを出力する出力回路とを備える。 - 特許庁

A control part 40 makes both reference signal generation parts 22 and 30 update initially set N-bit data until synchronization is established, and an operation processing part 45 performs an error operation to the entire data of the payload part with the compared results of both comparison parts 27 and 36 after the synchronization is established as valid error determination results.例文帳に追加

制御部４０は同期確定するまで両参照信号発生部２２、３０に初期設定されるＮビットデータを更新させ、演算処理部４５は、同期確定後の両比較部２７、３６の比較結果を有効な誤り判定結果として、ペイロード部の全データに対する誤り演算を行う。 - 特許庁