1153万例文収録!

「buf」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定


セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

bufを含む例文一覧と使い方

該当件数 : 117



例文

A feedback quantity control buffer CBUF controls feedback quantity that is feedbacked to the output of the part BUF by controlling current flowing into the parts PBUF and NBUF.例文帳に追加

帰還量制御バッファCBUFは、この差動増幅部PBUFとNBUFに流れる電流を制御することにより、差動増幅部BUFの出力にフィードバックされる帰還量を制御する。 - 特許庁

In a timer interrupt setting process during a timer interrupt process, a CPU does not load a value of a timer count register TCNT for a timer but a value which is stored in a buffer area BUF (S58).例文帳に追加

タイマ割込処理中の、タイマ割込設定処理において、CPUは、タイマにおけるタイマカウントレジスタTCNTの値をロードするのではなく、バッファエリアBUFに保存されている値をロードする。 - 特許庁

A common-mode buffer BUF and an inverter series circuit consisting of series connection of two inverters INV1, INV2 are connected in parallel between an input terminal and an output terminal of the buffer circuit.例文帳に追加

バッファ回路は、入力端子と出力端子との間に、同相バッファBUFと、2つのインバータINV1、INV2とが直列接続されたインバータ直列回路とが並列に接続されている。 - 特許庁

In this buffer circuit, a signal is inputted from a positive-phase input terminal 1 and a negative-phase input terminal 2, passes through a differential amplifying part BUF and is outputted from output terminals 3 and 4 through an emitter follower EF.例文帳に追加

このバッファ回路において、信号は正相入力端子1及び逆相入力端子2より入力され、差動増幅部BUFを通り、エミッタフォロワEFを経て、出力端子3及び4より出力される。 - 特許庁

例文

The power amplifier is provided with a comparator COMP, to which an input signal has been applied and a digital buffer BUF coupled to the second input terminal Cin2 of the comparator COMP via a feedback low-pass filter LPFB.例文帳に追加

電力増幅器は、入力信号が印加される比較器COMP、帰還ローパスフィルタLPFBを介して前記比較器COMPの第2の入力端子Cin2に結合されたデジタルバッファBUFを備える。 - 特許庁


例文

The demodulation circuit 3A has a second synchronizing circuit (DLL) 30, a clock selector circuit (SEL) 25, a sampling register (Sampler) 28, an alignment calculation circuit (calculator) 40, a decoder circuit (Decoder) 50 and a local buffer (BUF).例文帳に追加

復調回路3Aは、第2の同期回路(DLL)30とクロック選択回路(SEL)25とサンプリングレジスタ(Sampler)28とアライメント計算回路(Caliculator)40と復号回路(Decoder)50とローカルバッファ(BUF)とを有する。 - 特許庁

In an oven tower (TB) 48 on the downstream side, cooling units (COL) 59, 60 and an adhesion unit (AD) 62 are stacked in multiple stages on a carrying-out pass unit (PASS) 58, and a buffer unit (BUF) 66 is arranged on the uppermost stage of the tower.例文帳に追加

下流側のオーブンタワー(TB)48では、搬出用パスユニット(PASS)58の上に冷却ユニット(COL)59,60およびアドヒージョンユニット(AD)62が多段に積み重ねられ、タワー最上段にバッファユニット(BUF)66が配置される。 - 特許庁

The printing schedule control section 110 is configured to perform job-separation printing of the print jobs held in the intermediate code buffer BUF by setting the printing order of the print jobs so that the printing direction may become alternately vertical and horizontal for each of print jobs.例文帳に追加

印刷スケジュール制御部110は、中間コードバッファBUFに保持された印刷ジョブについて、印刷ジョブごとに印刷方向を縦横交互になるよう印刷順を設定することにより、ジョブセパレート印刷を実現する。 - 特許庁

In an oven tower (TB) 44 on the upstream side, heating units (DHP) 51, 52 and an adhesion unit (AD) 54 are stacked in multiple stages on a carrying-in pass unit (PASS) 50, and a buffer unit (BUF) 66 is arranged on the uppermost stage of the tower.例文帳に追加

上流側のオーブンタワー(TB)44では、搬入用パスユニット(PASS)50の上に加熱ユニット(DHP)51,52およびアドヒージョンユニット(AD)54が多段に積み重ねられ、タワー最上段にバッファユニット(BUF)66が配置される。 - 特許庁

例文

The first clock generation circuit 120 has n stages of level conversion buffer circuits BUF that convert the level of two signals to be inputted and generate a pair of pulse signals, where the level is changed with a cross point at which the levels of the two signals become the same as a reference.例文帳に追加

第1のクロック生成回路120は、入力される2つの信号のレベル変換を行い該2つの信号のレベルが同一になるクロスポイントを基準にレベルが切り替わる一対のパルス信号を生成するレベル変換バッファ回路BUFをn段備える。 - 特許庁

例文

The buffer BUF is configured so as to switch, corresponding to the control signals, an enable state wherein the differential signal corresponding to the differential signal inputted to the differential input terminal Di is outputted and a disable state wherein current consumption practically becomes zero and the differential output terminal becomes high impedance.例文帳に追加

バッファBUFは、差動入力端子Diに入力される差動信号に応じた差動信号を出力するイネーブル状態と、消費電流が実質的にゼロとなり、その差動出力端子がハイインピーダンスとなるディスエーブル状態と、が制御信号に応じて切りかえ可能に構成される。 - 特許庁

A control part 110 performs operation control of the decoding part 103 by separately providing a reproduction starting threshold th_s used for judgment to start decoding of the received data after starting communication and a BUF threshold th_u used for judgment to suspend the decoding after starting the decoding of data.例文帳に追加

制御部110は、通信開始後、受信したデータのデコードを開始する判定に用いる再生開始閾値th_sと、データのデコードを開始した後、デコードを中断する判定に用いるBUF閾値th_uを別々に設けて、デコード部103を動作制御するようにしたものである。 - 特許庁

For example, an information processor in a transmission side performs a transmission operation (MWr1), an information processor in a reception side, in response thereto, replies an affirmative acknowledgement (Ack1) and then, with MWr1, fetches packet data stored in a buffer circuit BUF using a processor circuit CPU.例文帳に追加

例えば、送信側の情報処理装置が送信動作(MWr1)を行い、これに応じて受信側の情報処理装置は、肯定応答(Ack1)を返信したのち、プロセッサ回路CPUを用いてMWr1に伴いバッファ回路BUF上に格納されたパケットデータの取り出しを行う。 - 特許庁

Every time an ACK is received, a transmission rate control information processing section 203 calculates an RTT, extracts a transmission rate corresponding to the obtained RTT and information of a data storage amount BUF attached to the ACK and a transmission rate control section 202 revises a transmission rate on the basis of the extracted transmission rate.例文帳に追加

ACKを受信する度に、送出レート制御情報処理部203によりRTTを計算し、得られたRTTと、ACKに付加されたデータ蓄積量BUFの情報とに対応する送出レートを取り出し、取り出された送出レートに基づき送出レート制御部202により送出レートを変更する。 - 特許庁

When the mode value Mode is [2], modulated waveform of a musical instrument sound containing input voice is inputted to the band-pass filters BPF1 to BPF8, to extract respective formant components of the modulated waveform, which are multiplied by the envelopes of a modulating waveform (the analytical waveform data of the respective formant components), recorded in the buffer BUF to generate musical sound output Out.例文帳に追加

モード値Mode:「2」では、入力音声を含む楽器音の被変調波形をBPF1〜BPF8に入力して被変調波形の各フォルマント成分を抽出し、バッファBUFに記録された変調波形(各フォルマント成分の分析波形データ)のエンベロープを乗算して楽音出力Outを発生する。 - 特許庁

The shift register SR outputs shift pulses IN by stages in sequence in timing to line sequential scanning, and each output buffer BUF 2 operates in response to shift pulses IN output from a corresponding state of the shift register SR to output power pulses Vpulse supplied from the pulse power source PS as the control signal to a corresponding scan line WSL.例文帳に追加

シフトレジスタSRは、線順次走査に合わせて順次各段ごとにシフトパルスINを出力し、各出力バッファBUF2は、対応するシフトレジスタSRの段から出力されたシフトパルスINに応じて動作し、パルス電源PSから供給された電源パルスVpulseを制御信号として対応する走査線WSLに出力する。 - 特許庁

例文

The information processing apparatus 2 includes at least two CPUs which perform processing of programs by input of the programs, an ROM 111 wherein programs corresponding to the CPUs respectively are divided by a prescribed capacity or smaller and are stored, and a Buf RAM control part 110 which distributes programs read out from the ROM 111 so that the programs are output to CPUs corresponding to the program.例文帳に追加

情報処理装置2は、プログラムが入力されることによりプログラムに対する処理を実行する少なくとも二つ以上のCPUと、これらCPUのそれぞれに対応したプログラムが所定の容量以下に分割されて格納されたROM111と、ROM111から読み出されたプログラムを、このプログラムに対応するCPUに出力されるよう振り分けるBufRAM制御部110とを備える。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS