「buffer store」に関連した英語例文の一覧と使い方(6ページ目)

マルチビーム走査装置において、画像データを一時的に記憶保持するラインバッファメモリの数を削減し、尚且つ、画像書き出し位置の制御を１ライン単位で実現するとともに、画像データ生成装置と画像記録装置との間で汎用性の高いインターフェイスを有する画像記録方法及び画像記録装置を提供することを目的とする。 - 特許庁

例文

Display reproduction parts 6-8 and an operation control part 9 store, when an operation instruction for changing a reproduction position of acoustic data is input, a plurality of pieces of index information showing a plurality of dividing positions of acoustic data temporarily stored in a buffer part and acoustic data corresponding to the index information by streaming reproduction processing of acoustic data transmitted from content supply parts 1-3.例文帳に追加

表示再生部６〜８及び操作制御部９は、音響データの再生位置を変える動作の入力指示が行われたとき、コンテンツ供給部１〜３から送信される音響データのストリーミング再生処理で、バッファ部に一時的に保持された音響データのうちの複数の分割位置を示す複数のインデックス情報及びインデックス情報に対応する音響データを記憶する。 - 特許庁

例文

Storage means 2-1 to 2-n preserve instruction fetch information composed of an issue interval between instruction fetch timing, which is sampled by trace driven simulators 1-1 to 1-n corresponding to respective element processors, on the assumption of complete hit of an instruction cache and issue timing of a preceding instruction, which occupies an instruction buffer entry to store a fetched instruction, and a fetch address.例文帳に追加

各単体プロセッサに対応するトレースドリブンシミュレータ１−１〜１−ｎで採取した、命令キャッシュが完全にヒットすると仮定したときの命令フェッチタイミングと、フェッチした命令が格納されるべき命令バッファエントリを占有していた先行命令の発行タイミングとの発行間隔、及びフェッチアドレスからなる命令フェッチ情報を記憶手段２−１〜２−ｎに保存する。 - 特許庁

A control circuit 6 controls a writing point for making data demodulated through a demodulator circuit 3 in the ring buffer memory 5 store, a reproducing point for reading data resulting from error-correction processing by the error-correction circuit 9, a reproducing point for indicating a position of data applied to the error-correction circuit 9, and a writing point for writing output data from the error-correction circuit 9.例文帳に追加

制御回路６は、リングバッファメモリ５の、復調回路３で復調されたデータを記憶させる書き込みポイント、誤り訂正回路９により誤り訂正処理がなされたデータを読み出す再生ポイント、誤り訂正回路９に供給するデータの位置を表す再生ポイント、および誤り訂正回路９からの出力データを書き込む書き込みポイントを制御する。 - 特許庁

An interface section 12 consecutively receives compressed data with an optional size by one frame, a JPEG expansion block 18 expands the compressed data by 1 MCU (minimum coding unit) while receiving the compressed data, a resize block 26 applies resolution conversion to the expanded data to have an image size of a desired output image by each block comprising 8×8 pixels and allows a V resize buffer 24 to store the result.例文帳に追加

インターフェース部１２から任意サイズの圧縮データを１コマ分連続的に受信し、この圧縮データを受信しながらその圧縮データを１ＭＣＵ（最小符号化単位）ごとにJPEG伸張ブロック１８で伸張し、リサイズブロック２６で８×８画素のブロックごとに所望の出力画像の画像サイズに解像度変換してＶリサイズバッファ２４に保持させる。 - 特許庁

This DMA controller 5 is provided with a control part 3 having a mediation circuit to mediate a plurality of channels 2 by selecting any one of a plurality of DMA request signals 1 accepted via the plurality of channels 2 according to priority levels previously allocated to the plurality of channels 2 and a trace buffer 4 to store trace data 11 regarding the selected DMA request.例文帳に追加

ＤＭＡコントローラ５は、複数のチャネル２に予め割り当てられた優先順位にしたがって複数のチャネル２を介して受け付けた複数のＤＭＡ要求信号１の中からいずれか一つのＤＭＡ要求信号を選択して複数のチャネル２間の調停を行う調停回路を備えた制御部３と、選択したＤＭＡ要求に関するトレースデータ１１を格納するためのトレースバッファ４とを備えている。 - 特許庁

例文

If data is newly received when the reception buffer 304 cannot store data much more, a retransmission request is given to the IC card and same data is received again.例文帳に追加

受信バッファ３０４がそれ以上データを格納できない時にセットされる受信バッファ状態フラグ３０５と、受信バッファ状態フラグ３０５がセットされている時に新たにデータを受信したことを検出するオーバーラン検査部３０６と、オーバーラン検査部３０６でオーバーランが検出された時に、ICカードに対して受信データの再送信を要求する再送信要求信号生成部２０４とを備え、受信バッファ３０４がそれ以上データを格納できない時に新たにデータを受信した場合に、ICカードに対して再送信要求を行い再度同一データを受信する。 - 特許庁