| 例文 |
ctl controlの部分一致の例文一覧と使い方
該当件数 : 113件
The semiconductor memory is provided with a sense amplifier SA, a pair of bit lines BLT, BLB, a transfer switch SW provided between the sense amplifier SA and the pair of bit lines BLT, BLB, a pre-charge circuit PC pre-charging the sense amplifier SA and the pair of bit lines BLT, BLB to the same potential, and a control circuit CTL.例文帳に追加
センスアンプＳＡと、ビット線対ＢＬＴ，ＢＬＢと、センスアンプＳＡとビット線対ＢＬＴ，ＢＬＢとの間に設けられたトランスファースイッチＳＷと、センスアンプＳＡとビット線対ＢＬＴ，ＢＬＢを同電位にプリチャージするプリチャージ回路ＰＣと、制御回路ＣＴＬとを備える。 - 特許庁
The control unit CTL determines an increase quantity Bwt[**] of the braking torque based on a turning quantity Tca indicating a degree of a turning state of the vehicle, and determines whether to be an effective state of enabling an increase in the braking torque based on the steering speed dSa and an ineffective state of disabling the increase in the braking torque.例文帳に追加
制御手段ＣＴＬは、車両の旋回状態の程度を表す旋回量Ｔｃａに基づいて制動トルクの増加量Ｂｗｔ[**]を決定し、操舵速度ｄＳａに基づいて制動トルクの増加を有効とする有効状態か、制動トルクの増加を無効とする無効状態かを判定する。 - 特許庁
In a computer system (10) including a central processing unit (21), a cache memory (22) and a main storage device (30), the cache memory includes a control circuit (CTL) for making the prescribed way of the cache memory store data to be read from the main storage device according to access to an address in a prescribed address section by the central processing unit.例文帳に追加
中央処理装置（２１）、キャッシュメモリ（２２）および主記憶装置（３０）を含むコンピュータシステム（１０）において、キャッシュメモリは、中央処理装置による所定のアドレス区間内のアドレスへのアクセスに伴って主記憶装置から読み出されるデータをキャッシュメモリの所定のウェイに格納させる制御回路（ＣＴＬ）を備える。 - 特許庁
A control circuit CTL makes at least one of the plurality of switches turned on according to an input address in a test mode, in order to make a current flow across the 2nd and 3rd power source lines via a bit line, corresponding to the memory cell indicated by the input address, a latch circuit and the transfer transistors in the memory cell.例文帳に追加
制御回路ＣＴＬは、テストモード時に、入力アドレスが示すメモリセルに対応するビット線とそのメモリセル内のラッチ回路および転送トランジスタとを介して第２および第３電源線間に電流を流すために、入力アドレスに応じて複数のスイッチの少なくともいずれかをオンさせる。 - 特許庁
The motor controller CTL has: a closed circuit including a DC motor M; an MOSFET disposed between the closed circuit and a ground line; a driving section outputting a driving pulse DV to control ON/OFF of the MOSFET; and a power supply section 1 for generating a power supply voltage Vcc based on an external power supply.例文帳に追加
直流モータＭを含む閉回路と、この閉回路とグランドラインの間に配置されたＭＯＳＦＥＴと、駆動パルスＤＶを出力してＭＯＳＦＥＴをＯＮ／ＯＦＦ制御する駆動部と、外部電源に基づいて電源電圧Ｖｃｃを生成する電源部１と、を有するモータ制御装置ＣＴＬである。 - 特許庁
A synchronization detection circuit 15 detects a synchronizing signal in an image signal input from an image input terminal 24, and the detected synchronizing signal is supplied to a timing CTL (control means) 14 and the input image signal is supplied to a signal processing circuit 11 and an image composition and output circuit 13, respectively.例文帳に追加
画像入力端子２４から入力された画像信号は、同期検出回路１５により同期信号が検出され、検出された同期信号はタイミングＣＴＬ１４へ、入力された画像信号は信号処理回路１１、及び画像合成出力回路１３へそれぞれ供給される。 - 特許庁
If the analog/digital conversion blocks 11, 12, 13 comprising the function as the amplifier are functioned as the amplifier by the control signal CTL, a digital signal is generated using data outputted from an analog/digital conversion block on a stage following the analog/digital conversion block functioned as the amplifier.例文帳に追加
、増幅器としての機能を備えたアナログ／デジタル変換ブロック１１，１２，１３を制御信号ＣＴＬによって増幅器としての機能させた場合、この増幅器として機能させたアナログ／デジタル変換ブロックよりも後段のアナログ／デジタル変換ブロックから出力されたデータを用いてデジタル信号を生成する。 - 特許庁
A timing control circuit 200 is provided with a delay circuit group 202 for delaying a reference clock signal CLK, a selection circuit 203 for selecting signals C1 to C6 on the basis of a selection signal CTL, and an enable signal generation circuit 204 for generating the enable signal EN on the basis of an enable clock signal CLKe.例文帳に追加
タイミング制御回路２００は、基準クロック信号ＣＬＫを遅延させる遅延回路群２０２と、選択信号ＣＴＬに基づいて信号Ｃ１〜Ｃ６を選択する選択回路２０３と、イネーブルクロック信号ＣＬＫｅに基づいてイネーブル信号ＥＮを生成するイネーブル信号生成回路２０４を備える。 - 特許庁
The voltage adjustment circuit generating an output signal VGHM that decreases to a clamp voltage based on the decrease of a control signal CTL includes a slope adjustment part 21 adjusting a slope of the decrease of the output signal VGHM based on data DATA that is externally input, and a clamp voltage adjustment part 22 adjusting the clamp voltage based on the data.例文帳に追加
制御信号ＣＴＬの立下りに基づいてクランプ電圧まで立下る出力信号ＶGHMを生成する電圧調整回路であって、外部から入力されるデータＤＡＴＡに基づいて、出力信号ＶGHMの立下りの傾きを調整する傾き調整部２１と、データに基づいてクランプ電圧を調整するクランプ電圧調整部２２とを備えた。 - 特許庁
When the voltage V1 reaches a threshold or the above, the control circuit CTL activates the signal amplifier AMP1 and deactivates the voltage follower amplifier AMP2, a signal voltage of an audio signal source SIG appears at the output terminal OUT1 as the voltage Vo1 and a voltage Vo2, which is an inverse of the voltage Vo1, appears at the output terminal OUT2.例文帳に追加
電圧Ｖ１がしきい値以上になると、制御回路ＣＴＬによって信号増幅器ＡＭＰ１が動作し電圧ホロワ増幅器ＡＭＰ２が動作しなくなり、出力端子ＯＵＴ１にはオーディオ信号源ＳＩＧの信号電圧がＶｏ１として現れ、出力端子ＯＵＴ２にはこの電圧Ｖｏ１を反転した電圧Ｖｏ２が現れる。 - 特許庁
For example, in a motor controller IC, a PWM comparator part PWMCMP1 for producing a PWM signal based on a throttle voltage THRTL, an FV conversion part FVC and an external terminal P9 are provided in addition to a PWM control part PWM-CTL or the like for controlling an inverter part IV-BK with a predetermined sequence using the PWM signal.例文帳に追加
例えば、モータ制御装置ＩＣ内に、スロットル電圧ＴＨＲＴＬに基づいてＰＷＭ信号を生成するＰＷＭコンパレータ部ＰＷＭＣＭＰ１と、ＰＷＭ信号を用いてインバータ部ＩＶ＿ＢＫを所定のシーケンスで制御するＰＷＭ制御部ＰＷＭ＿ＣＴＬ等に加えて、ＦＶ変換部ＦＶＣおよび外部端子Ｐ９を設ける。 - 特許庁
In a pipelined analog/digital conversion circuit 120 configured by cascading a plurality of analog/digital conversion blocks, at least initial-stage analog/digital conversion blocks 11, 12, 13 excepting for final-stage analog/digital conversion blocks comprise a function as an amplifier and are switched to operate as an amplifier by a control signal CTL inputted from the outside.例文帳に追加
複数のアナログ／デジタル変換ブロックを縦列に接続して構成したパイプライン型のアナログ／デジタル変換回路１２０において、最終段のアナログ／デジタル変換ブロックを除く少なくとも初段のアナログ／デジタル変換ブロック１１、１２、１３は増幅器としての機能を備え、外部から入力された制御信号ＣＴＬによって増幅器として動作するよう切り替えられる。 - 特許庁
A light receiving signal processing circuit 6 uses a control signal CTL to vary surface luminance of an effective display area part 2 (screen display part) in accordance with output levels of a detection signal Sd of a detection cell 22 and a detection signal Sr of a reference cell 23, whereby it is discriminated that the object approaches or contacts the detection cell 22 being a photodetector part which detects approach or contact.例文帳に追加
検出セル２２の検出信号Ｓｄおよび基準セル２３の検出信号Ｓｒの出力レベルに応じて、受光信号処理回路６が制御信号ＣＴＬにより、有効表示領域部（画面表示部）２の表面輝度を変化させることで、近接あるいは接触を検出する光検出部としての検出セル２２に物体が近接あるいは接触したことを判別する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
