1153万例文収録!

「log decoder」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > log decoderに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

log decoderの部分一致の例文一覧と使い方

該当件数 : 11



例文

The second functional loop includes the memory bank, the first MUX, the RAM file, the log-MAP decoder, and the second MUX.例文帳に追加

第2の機能ループには、メモリバンク、第1のMUX、RAMファイル、Log−MAPデコーダ、および第2のMUXが構成されている。 - 特許庁

In this turbo decoder 1, the error correction decoding of the demodulated data multiplied by the constant in this way is operated by using a log map algorithm.例文帳に追加

ターボデコーダ1では、このように定数が乗算された復調データに関してログマップアルゴリズムを用いての誤り訂正復号を行う。 - 特許庁

A speech recognition device includes a recording part, a WFST synthesis part, a feature quantity extraction part, a WFST-type log-linear decoder, and an output symbol extraction part.例文帳に追加

本発明の音声認識装置は、記録部、WFST合成部、特徴量抽出部、WFST型ログリニアデコーダ、出力シンボル抽出部を備える。 - 特許庁

An LLR controller 21 can multiply the log likelihood ratios contained in each of the windows, by a multiplier specific to each window, and transmits the sequence of the log likelihood ratios multiplied by the multiplier for each of the windows to an LDPC decoder 19.例文帳に追加

LLRコントローラ21は、複数のウィンドウにそれぞれ含まれる前記対数尤度比に対して、ウィンドウ個別の倍率で積演算を施し、積演算が施された対数尤度比をLDPCデコーダ19に送出する。 - 特許庁

例文

The first functional loop includes a memory bank, a read interleaver, a first multiplexer (MUX), a RAM file, a log-MAP decoder, a write interleaver, and a second MUX.例文帳に追加

第1の機能ループには、メモリバンク、読出しインターリーバ、第1のマルチプレクサ(multiplexer, MUX)、RAMファイル、Log−MAPデコーダ、書込みインターリーバ、および第2のMUXが構成されている。 - 特許庁


例文

A defect detector 20 sets windows for a sequence of the log likelihood ratios output by a soft-decision most-likelihood decoder 18 based on the sequence of the log likelihood ratios or an amplitude of a read signal acquired in response to read of data from a data sector on a disk 11 carried out by a head 12.例文帳に追加

欠陥検出器20は、ディスク11上のデータセクタからのヘッド12によるデータ読み出しに応じて取得されるリード信号の振幅または軟判定最尤デコーダ18によって出力される対数尤度比の系列に基づいて、当該対数尤度比の系列に対して複数のウィンドウを設定する。 - 特許庁

The WFST-type log-linear decoder expresses a score W (X, A) of an arc series A in the log domain when a time series of a feature quantity vector is given, by linear representation of a feature vector ϕ (X, A) acquired from the time series X of the feature quantity vector and the arc series A and the weight vector α, and outputs an arc series of the highest score.例文帳に追加

WFST型ログリニアデコーダは、特徴量ベクトルの時系列が与えられたときの対数領域でのアーク系列AのスコアW(X,A)を、特徴量ベクトルの時系列Xとアーク系列Aから得られる素性ベクトルφ(X,A)と、重みベクトルαとの線形表現で表現し、最もスコアの高いアーク系列を出力する。 - 特許庁

The log-sum arithmetic circuit 100 performs log-sum computation by using a logarithmic likelihood whose quantization notch width is Δ=d that is required at computation inside a soft output decoder, and the computed result to the quantization notch width Δ=2^nd that is required at input and output of the data from/to the outside and that is coarser than the quantization notch width Δ=d.例文帳に追加

log−sum演算回路100は、軟出力復号装置内部での演算の際に必要とされる量子化刻み幅Δ=dとされる対数尤度を用いてlog−sum演算を行い、この演算結果を量子化刻み幅Δ=dよりも粗い外部とのデータの入出力の際に必要とされる量子化刻み幅Δ=2^ndに変更して出力する。 - 特許庁

An address decoder 200, which accepts a CPU access performed to each module 104 of a semiconductor device via a CPU I/F 102, has a memory control part 202 which performs operations relating to logs, such as acquisition of the access log, in addition to an originally held CS generation part 201.例文帳に追加

半導体デバイスの各モジュール104に対しCPUI/F102を介して行うCPUアクセスを受けるアドレスデコーダ200が、本来有するCS生成部201以外に、アクセスログの取得等のログに係る動作を行うメモリ制御部202を有する。 - 特許庁

例文

A decoder 23 outputs data of m bits using an index part n of n power (n is a negative integer) of 2 for indicating an inclination A of a straight line of linearly approximating log (1+e-|a-b|) as a positive integer, and data of a section B by using input data x with this absolute value as the input data x.例文帳に追加

これを入力データxとし、デコーダ23は、入力データxを用いて、log(1+e^-|a-b|)を直線近似した直線の傾きAを示す2のn乗(nは負の整数)の指数部nを正の整数としたmビットのデータと、切片Bのデータを出力する。 - 特許庁

例文

In a soft output decoding circuit of an element decoder, a correction term calculating circuit 247 in a circuit for calculating a logarithmic likelihood Iα, Iβ comprises a circuit 253 generating a control circuit for selection which is required for calculating a correction term in log-sum correction.例文帳に追加

要素復号器における軟出力復号回路において、対数尤度Iα,Iβを算出するIα算出回路及びIβ算出回路における補正項算出回路247は、log−sum補正における補正項を算出するために必要となる選択用の制御信号を生成する選択用制御信号生成回路253を有する。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS