「rdl」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A second redistribution conductive layer (RDL) is formed on a third dielectric layer.例文帳に追加

第２再分配伝導層（ＲＤＬ）は、第３誘電層上に形成される。 - 特許庁

A first redistribution conductive layer (RDL) is formed on the first dielectric layer.例文帳に追加

第１再分配伝導層（ＲＤＬ）は、第１誘電層上に形成される。 - 特許庁

Read data line pair RDL and /RDL are arranged by each of four memory cell arrays and the column selection in data reading out is performed by four sub-read source lines SRGL.例文帳に追加

リードデータ線対ＲＤＬ，／ＲＤＬは、４個のメモリセル列ごとに配置され、データ読出におけるコラム選択は、４本のサブリードソース線ＳＲＧＬによって行なわれる。 - 特許庁

Consequently, timing when a counter circuit 42 ends a count operation is matched with timing when an RDL latch circuit 43 holds outputs of each of an inverting circuit 40a and a NAND circuit 40b.例文帳に追加

これにより、カウンタ回路42がカウント動作を終了するタイミングとRDLラッチ回路43が各反転回路40a及びNAND回路40bの出力を保持するタイミングとを揃えることができる。 - 特許庁

Therefore, since a pair of read-data line RDL,/RDL and a pair of write-data line WDL,/WDL are not connected directly to a pair of bit line BL,/BL, the data signal of the pair of bit line BL,/BL is never destroyed by a noise caused in the pair of data line DL,/RDL; WDL,/WDL.例文帳に追加

したがって、リードデータ線対ＲＤＬ，／ＲＤＬおよびライトデータ線対ＷＤＬ，／ＷＤＬとビット線対ＢＬ，／ＢＬとは直接接続されないので、データ線対ＲＤＬ，／ＲＤＬ；ＷＤＬ，／ＷＤＬに生じたノイズによってビット線対ＢＬ，／ＢＬのデータ信号が破壊されることがない。 - 特許庁

The RDL 14 is made of an alloy including Ti/Cu/Au alloy or Ti/Cu/Ni/Au alloy.例文帳に追加

ＲＤＬ１４は、Ｔｉ／Ｃｕ／Ａｕ合金またはＴｉ／Ｃｕ／Ｎｉ／Ａｕ合金を備える合金から作られる。 - 特許庁

A current source 63 for supplying an intermediate current between '0' and '1' is connected to the reference data line RDL, and a dummy data line capacitor CR corresponding to the capacity of the data line DL is connected to the reference data line RDL.例文帳に追加

参照データ線ＲＤＬには“０”，“１”セルの中間の電流を流す電流源６３が接続され、またデータ線ＤＬの容量に対応するダミーデータ線容量ＣＲが接続される。 - 特許庁

A second dielectric layer is formed on the first RDL and a second die is mounted on a second dielectric layer.例文帳に追加

第２誘電層は第１ＲＤＬ上に形成され、第２ダイは第２誘電層上に取り付けられる。 - 特許庁

A control signal adjustment circuit 45 receives a start pulse ϕRDLIST_DLY 13, a count enable signal ϕCNTEN_DLY 14 and an RDL latch signal ϕRDLLAT_DLY 15, and outputs the ϕCNTEN_DLY 14 and the ϕRDLLAT_DLY 15 while uniformizing the falling timing of them by ORing and outputting the ϕRDLST_DLY 13 and the ϕCNTEN_DLY 14.例文帳に追加

制御信号調整回路45は、スタートパルスφRDLST_DLY13とカウントイネーブル信号φCNTEN_DLY14とRDLラッチ信号φRDLLAT_DLY15を受け、φRDLST_DLY13とφCNTEN_DLY14の論理和を取って出力することにより、φCNTEN_DLY14とφRDLLAT_DLY15の立下りのタイミングを揃えて出力する。 - 特許庁

A dielectric layer is formed on the die and the substrate, and a re-distribution conductive layer (RDL) is formed on the dielectric layer, wherein the RDL is coupled to the die and the conductive wiring and the dielectric layer has an opening to expose the micro lens.例文帳に追加

誘電層はダイと基板の上に形成され、再分配伝導層（ＲＤＬ）が誘電層の上に形成され、ＲＤＬがダイおよび導電性配線と接続され、誘電層がマイクロレンズを露出するための開口を有する。 - 特許庁

A rewiring buildup layer (RDL) 24 is formed on the dielectric layer and is coupled to the die and a through hole structure.例文帳に追加

再配線ビルドアップ層（ＲＤＬ）２４が誘電体層上に形成され、ダイおよびスルーホール構造体に連結される。 - 特許庁

At least one rewiring buildup layer (RDL) is formed on the dielectric layer and is connected to a die via a contact pad.例文帳に追加

少なくとも１つの再配線ビルドアップ層（ＲＤＬ）が誘電体層上に形成され、ダイビアコンタクトパッドに連結される。 - 特許庁

A redistribution line (RDL) is located on the backside of the semiconductor substrate and electrically connected to the back end of the conductive via.例文帳に追加

再分配線（ＲＤＬ）が半導体基板の背面上にあり、導電ビアの後端に電気的に接続される。 - 特許庁

The time AD converter includes: an RDL 101 with n (n is natural number of 2 or more) delay units (not shown); a digital signal generation unit 102 for generating digital signals corresponding to analog signals by using an output of the RDL 101; and an RDL controller 110 for controlling current input in the n delay units (not shown) according to an external environment signal.例文帳に追加

時間ＡＤ変換器が、ｎ個（ｎは２以上の自然数）の遅延ユニット（不図示）を有するＲＤＬ１０１と、ＲＤＬ１０１の出力を利用してアナログ信号に対応するデジタル信号を生成するデジタル信号生成部１０２と、外部環境信号に応じてｎ個の遅延ユニット（不図示）に入力される電流を制御するＲＤＬ制御部１１０と、を備える。 - 特許庁

The sense line SN and the reference sense line RSN are connected respectively to a data line DL and a reference data line RDL through clamp circuits 53, 62.例文帳に追加

センス線ＳＮ及び参照センス線ＲＳＮはそれぞれクランプ回路５３，６２を介してデータ線ＤＬ，参照データ線ＲＤＬに接続される。 - 特許庁

To provide a fan-out type WLP (FO-WLP) structure that does not have any stacked build-up layers and RDL to reduce thickness of a package.例文帳に追加

パッケージの厚さを削減するために、積み重ねられたビルドアップ層およびＲＤＬを有しないファンアウト型ＷＬＰ（ＦＯ−ＷＬＰ）構造を提供する。 - 特許庁

A data line DL and a reference data line RDL are connected to a sense node SA and a sense node RSA of a sense amplifier circuit 5 respectively through transmitting transistors QN1 and QN2.例文帳に追加

データ線ＤＬ，参照データ線ＲＤＬは伝達トランジスタＱＮ１，ＱＮ２を介してセンスアンプ回路５のセンスノードＳＡ，参照センスノードＲＳＡに接続される。 - 特許庁

The data line DL and the reference data line RDL are provided with the PMOS transistors QP1, QP2 for loading and PMOS transistors QP3, QP4 for charging, constituting a current mirror circuit together.例文帳に追加

データ線ＤＬ及び参照データ線ＲＤＬには、負荷用ＰＭＯＳトランジスタＱＰ１，ＱＰ２と共にカレントミラーを構成する充電用ＰＭＯＳトランジスタＱＰ３，ＱＰ４が設けられている。 - 特許庁

A molten metal MLT poured from a ladle RDL to an injection sleeve SLV via an opening 16 is packed from a gate GT to the cavity by a plunger chip CHP with pressed oil fed by a driving means 12 for injection control.例文帳に追加

開口１６を介しラドルＲＤＬから射出スリーブＳＬＶへ投入された溶湯ＭＬＴは射出制御用駆動手段１２により供給される圧油によって、プランジャチップＣＨＰによりゲートＧＴからキャビティへ充填される。 - 特許庁