「schematic layout」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The system also includes a flat layout engine configured to receive the hierarchical schematic and to create a flat layout, and a back annotation engine coupled to the placement engine and the flat layout engine, wherein the back annotation engine is configured to receive the hierarchical placed layout and the flat unplaced layout and to create a flat placed layout there from.例文帳に追加

本システムは、また、階層回路図を受け取り、フラット・レイアウトを作り出すように構成されたフラット・レイアウト・エンジンと、配置エンジンおよびフラット・レイアウト・エンジンに結合されたバック・アノテーション・エンジンとを含み、バック・アノテーション・エンジンは、階層配置済みレイアウトおよびフラット未配置レイアウトを受け取ってそれらからフラット配置済みレイアウトを作り出すように構成されている。 - 特許庁

To provide easy recognition of a printing layout to a user without displaying a schematic diagram of the printing layout.例文帳に追加

プリンタドライバの設定ダイアログ内にビットマップイメージを表示できなかったり、表示できたとしてもユーザの指定内容に応じて表示内容を切り替えられない場合、ユーザに印刷出力のレイアウトを把握することができない。 - 特許庁

The layout plan study system includes: a layout plan diagram wherein at least the layout of each building A-E is illustrated, for example, a whole plan diagram 1; and a building unit 2 arranged on each building A-E in the whole plan and having a block shaped schematic form of the building.例文帳に追加

少なくとも各棟Ａ〜Ｅの配置が図示された配置計画図、たとえば全体計画図１と、前記全体計画図１の各棟Ａ〜Ｅの上に配置され、且つ、ブロック形状の概略的な形態を有する建物ユニット２を備えることとした。 - 特許庁

To accurately calculate a schematic wiring length and to abide by wiring length restriction of each net regarding an initial layout deciding method of an integrated circuit.例文帳に追加

本発明は、集積回路の初期配置決定方式に関し、概略配線長をより正確に算出し、各ネットの配線長制約を守れるようにすることを目的とする。 - 特許庁

When LVS (Layout VS Schematic) is implemented using the net list, it is made possible to verify whether or not the layout of the elements connected in series or parallel is designed as specified by the circuit diagram.例文帳に追加

これらのネットリストを用いてＬＶＳ（Ｌａｙｏｕｔ ＶＳ Ｓｃｈｅｍａｔｉｃ）を実行すると、直列または並列接続された素子構成が回路図通りレイアウト設計されているか否かを検証することが可能となる。 - 特許庁

Chapter 8, Hardware Board Schematics, provides schematic diagrams of the boards which provide power and a computer interface to the custom chips, as well as information on the layout of the boards and the backplanes that connect them. 例文帳に追加

第8章ハード基板の構成では、カスタムチップに電力とコンピュータ用インターフェースを提供する基板の回路図と、基板レイアウトやそれをつなぐバックプレーンの配置などがかかれている。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』

The integrated verification and manufacturability tool includes a hierarchical database to store design data accessed by a plurality of verification tool components (e.g., layout versus schematic [440], design rule check [450], optical process correction [430], and phase mask shift assignment [420]).例文帳に追加

集積化検証および製造適応ツールは、複数の検証ツールコンポーネント（例えば、レイアウト対回路図［４４０]、設計ルールチェック[４５０]、光学プロセス修正[４３０]、位相マスクシフト割り当て[４２０]）によってアクセスされる設計データを格納する階層型データベースを含む。 - 特許庁

The integrated verification and manufacturability tool includes a hierarchical database to store design data accessed by a plurality of verification tool components (e.g., layout versus schematic 440, design rule check 450, optical process correction 430, and phase shift mask assignment 420).例文帳に追加

集積化検証および製造適応ツールは、複数の検証ツールコンポーネント（例えば、レイアウト対回路図４４０、設計ルールチェック４５０、光学プロセス修正４３０、位相マスクシフト割り当て４２０）によってアクセスされる設計データを格納する階層型データベースを含む。 - 特許庁