| 例文 |
timing inputの部分一致の例文一覧と使い方
該当件数 : 1558件
This memory module including semiconductor memory chip is provided with a reference voltage generation circuit for generating a reference voltage to decide a High level and a Low level of one two signals in one of two pads installed in a semiconductor memory chip to which complementary two signals to determine the timing of data transfer are input/output.例文帳に追加
半導体記憶チップを含むメモリモジュールが、データ転送のタイミングを決める互いに相補的な２つの信号が入出力される半導体記憶チップが有する２つのパッドのうち一方のパッドに、２つの信号のうち一方の信号のＨｉｇｈレベルとＬｏｗレベルとを判定する基準電圧を生成して２つの信号のうち他方の信号に換えて印加する基準電圧生成回路を有する。 - 特許庁
This working/change verification device 63 in working and changing an input netlist 10 including the logic information of a semiconductor device in layout processing is provided with a confirmation processing part for confirming that timing constraint conditions and design constraint conditions 64 included in the logical information are satisfied even after working and change; and an output part for, when those constraint conditions are not satisfied, outputting the information of the unsatisfied portion.例文帳に追加
レイアウト処理において、半導体装置の論理情報を含む入力ネットリスト10を加工及び変更した場合の加工・変更検証装置63であって、論理情報に含まれるタイミング制約条件及びデザイン制約条件64が、加工・変更後も満たされていることを確認する確認処理部と、満たされていない場合に、満たされない部分の情報を出力する出力部と、を備える。 - 特許庁
Plural spatial filter operations are performed in time sequence, corresponding to plural defferent spatial filter characteristics to the same image data inputted from an image input means, to enable timely modulated spatial filter output to be interlocked with a sensor output timing, whereby the different spatial filter processing on a picked-up image can be performed efficiently and stably.例文帳に追加
画像入力手段から入力される同一の画像データに対して、複数の異なる空間フィルタ特性に対応させて複数の空間フィルタ演算を時系列的に行うようにして、時間的に変調された空間フィルタ出力をセンサ出力タイミングと連動させることができるようにして、撮像された画像について異なる空間フィルタ処理を効率よく、かつ安定して行うことができるようにする。 - 特許庁
This semiconductor device which receives received data based on the standard of IEEE 1394 and has a synchronization FIFO 11 which synchronizes the received data input based on a receiving clock signal with an internal clock signal, a decoding processing part 12 which performs decoding processing of the received data synchronized by the synchronization FIFO 11 and a shaping FIFO 13 which outputs the received data decoded by the decoding processing part 12 at fixed timing.例文帳に追加
IEEE1394の規格に基づいて受信データを受信する半導体装置であって、受信クロック信号に基づいて入力される前記受信データを内部クロック信号に同期化させる同期化ＦＩＦＯ１１と、同期化ＦＩＦＯ１１で同期化された受信データをデコード処理するデコード処理部１２と、デコード処理部１２でデコードされた受信データを一定のタイミングで出力する整形ＦＩＦＯ１３を備えた。 - 特許庁
In a UWB wireless communication apparatus for employing a plurality of the surface acoustic wave devices so as to output a reference signal pulse used for a reference of data decision and a data signal pulse in a prescribed timing, a set of tapped SAW delay lines of the same structure is located in axial symmetry to upper and lower parts except the direction of any tap of an input transducer or an output transducer.例文帳に追加
複数の表面弾性波装置を用いて、データ判定の基準となる基準信号パルスと、データ信号パルスとを所定のタイミングで出力するＵＷＢ無線通信機において、上記複数の表面弾性波装置それぞれについて、入力トランスデューサ又は出力トランスデューサのいずれか一方のタップの向きを除いて、同一構造の一組のタップ付ＳＡＷ遅延線を線対称となるように上下に配置する。 - 特許庁
This method comprises a first step for urging the input of reversibly enciphered personal information at the time of starting a specific application program, a second step for extracting the personal information by decoding the inputted reversibly enciphered personal information, and a third step for screen-displaying or voice-outputting the extracted personal information at a prescribed timing.例文帳に追加
アプリケーションプログラムの不正使用を防止するための方法であって、特定のアプリケーションプログラムを起動した場合に、可逆暗号化された個人情報の入力を促す第１のステップと、前記入力された可逆暗号化された個人情報を復号して個人情報を抽出する第２のステップと、前記抽出された個人情報を所定のタイミングで画面表示または音声出力する第３のステップと、を備える構成とした。 - 特許庁
Concerning this timing verification method, when a PLL circuit exists on a clock path formed between a clock supply terminal for supplying a first clock designated as a verification object and the clock input terminal of an FF set at the terminal as a verification object, a second terminal clock delay value is found on the basis of a first terminal clock delay value DCE1, the jitter of the PLL and an stationary phase error.例文帳に追加
開示されるタイミング検証方法は、検証対象として指定された第１のクロックを供給するクロック供給端と検証対象として終点に設定されたＦＦのクロック入力端子との間に形成されたクロック・パス上にＰＬＬ回路が存在する場合には、第１終点クロック遅延値ＤＣＥ１と、終点ループ遅延値と、ＰＬＬにおけるジッタ及び定常位相誤差とに基づいて、第２終点クロック遅延値を求める。 - 特許庁
This vehicle navigation device accepts input of the destination and a simplified guide timing (step 110 and 120), then specifies repeatedly the present position of own vehicle and the present direction of own vehicle (step 125), and specifies a linear distance from the own vehicle position to the destination and a relative azimuth from the own vehicle position to the destination based on the own vehicle direction, based on map data (step 130).例文帳に追加
車両用ナビゲーション装置は、目的地および簡易案内タイミングの入力を受け付け（ステップ１１０および１２０）、その後、繰り返し、自車両の現在位置および自車両の現在の向きを特定する（ステップ１２５）と共に、当該自車位置から当該目的地までの直線距離、および、当該自車向きを基準とする当該自車位置から当該目的地への相対方位を、地図データに基づいて特定する（ステップ１３０）。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
