「timing input」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

A warm water feed temperature Tjin before circulating a jacket, a discharge temperature Tjout after the circulation, a warm water flow rate Fw for circulating a feed pipe and a temperature Tc in a tank which are parameters necessary for determining cleaning timing are measured in a first heating step of a polymer synthesis process and input to an arithmetic processing part.例文帳に追加

清掃タイミング決定するのに必要なパラメータであるジャケットを循環する前の温水の供給温度Ｔjin、循環後の排出温度Ｔjout、供給管を循環する温水の流量Ｆw、および槽内の温度Ｔcとがポリマー合成過程の第１昇温過程で測定されて演算処理部に入力される。 - 特許庁

When a prescribed voice output at optional timing from an in-store speaker 300 set in a game parlor is input in a microphone 103 in a game machine 1, the probability of an announcement image 61, which announces an internally established winning combination and the order of pressing of stop buttons 7L, 7C and 7R, being displayed in a liquid crystal display device 5 is increased.例文帳に追加

ホールに設けられた店内スピーカ３００から任意のタイミングで出力された所定の音声が、遊技機１のマイク１０３に入力された場合に、内部当籤役と停止ボタン７Ｌ，７Ｃ，７Ｒの押し順とを報知する報知画像６１が液晶表示装置５に表示される確率が高くなる。 - 特許庁

A data recorder inserts a command to instruct a data page or form into between data representing spatial coordinates inputted by an input device (15) in accordance with timing generated by the command to thereby generate a data sequence arranged in an order generated by the data representing the spatial coordinates and the command.例文帳に追加

データ記録装置は、データページ又はフォームを命令するコマンドを、入力装置（１５）により入力された空間座標を表すデータの間へコマンドが生成したタイミングに応じて挿入することにより、空間座標を表わすデータとコマンドが生成した順番に配列されたデータシーケンスを生成する。 - 特許庁

A DTS generator 17 generates decoding time stamp information indicating the reading timing of compressed data from a decoding side input buffer 22a according to the amount of prediction encoding data by each channel and a formating circuit 19 formats a packet having a packet header including the decoding time stamp information and user data including the compressed data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

A signal processing apparatus includes: signal input means of inputting a signal; recording means of linking a label to the input signal prior to recording; operation guide means of presenting an operation procedure to a user when defining linking of the label to the signal; and signal output means of outputting the signal linked to the label at such timing that the operation guide means presents the label to the user.例文帳に追加

信号を入力する信号入力手段と、ラベルと入力された前記信号を対応付けて記録する記録手段と、前記ラベルと入力される前記信号の対応付けを設定する際、ユーザに操作手順を提示する操作ガイド手段と、この操作ガイド手段が前記ユーザに前記ラベルを提示するタイミングで、前記ラベルに対応付けられている前記信号を出力する信号出力手段とを有する信号処理装置。 - 特許庁

Even if the rotational phase of a suction camshaft (displacement angle) is changed relative to a crankshaft by a variavle valve timing mechanism, the number of input actions of θ7 (θ8) cam position pulses fed from a cam position sensor to be input between θ1 crank pulse inputs from a crank angle sensor takes a constant value (=1) at all times.例文帳に追加

可変バルブタイミング機構２７により、クランク軸１８に対し吸気カム軸１９の回転位相（変位角度）が変化しても、クランク角センサ４４からのθ１クランクパルス入力間に入力されるカム位置センサ４６Ｒ（４６Ｌ）から入力されるθ７（θ８）カム位置パルスの入力回数は必ず一定の規定値（＝１）を取ることに着目し、θ１クランクパルス入力間に入力されるθ７（θ８）カム位置パルスの入力回数をカム位置パルス入力回数カウント値ＣVVTC によりカウントする。 - 特許庁

The electronic apparatus comprises recording control means for controlling recording of a plurality of programs corresponding to one or more channel signals in a set recording time zone and playback control means for controlling playback start from a beginning or from a recording start position of a program being recorded according to an input timing of a playback instruction input during recording of a plurality of programs corresponding to the predetermined channel signal controlled by the recording control means.例文帳に追加

電子機器は、設定された記録時間帯において１以上のチャンネル信号に対応した複数番組を記録するように制御する記録制御手段と、前記記録制御手段の制御による所定のチャンネル信号に対応した複数番組の記録中において入力された再生指示の入力タイミングに基づいて記録中の番組の先頭又は記録中の番組の記録開始位置から再生を開始するように制御する再生制御手段と、を備えている。 - 特許庁

A DTS generator 17 generates decoding time stamp information representative of the timing where compressed data in a decoding-side input buffer 22a are read out according to predictively encoded data amounts by channels, and a formatting circuit 19 formats the speech signal into packets each having a packet header including decoding time stamp information and user data including compressed data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

A DTS generating unit 17 generates decoding time stamp information, indicating the timing for reading compression data in a decoding side input buffer 22a, in response to the predictively encoded data amount at each channel, and a formatting circuit 19 formats a packet header, containing the decoding time stamp information and a packet which has user data containing the compression data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

A lithium niobate (LiNbO_3) optical waveguide 108 having a domain-inverted structure is used as a nonlinear optical switch and glass waveguides 105 and 110 are joined with an input/output end of the optical waveguide 108 to realize functions of receiving, branching, and coupling signal light and clock light needed for modulation and multiplexing and making timing adjustments.例文帳に追加

非線形光学スイッチとしてドメイン反転構造を有するニオブ酸リチウム（ＬｉＮｂＯ_３）光導波路１０８を用い、この光導波路１０８の入出力端にガラス導波路１０５，１１０を接合して変調・多重に必要とされる信号光およびクロック光の入射、分岐、結合ならびにタイミング調整の機能を実現する。 - 特許庁

A DTS generator 17 generates decoding time stamp information showing the read timing of compressed data from a decoding-side input buffer 22a according to the amounts of predictively encoded data by channels and a formatting circuit 19 formats the data into a packet which has a packet header including the decoding time stamp information and user data including the compressed data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

A control is implemented so as to change the time in the timing means by the input time amount and collectively transmit the changed time to the slave clock.例文帳に追加

親時計はＧＰＳ受信手段で受信したＧＰＳ衛星からの正確な時刻により計時手段を正確な時刻に修正し、船の移動による時差の変更で時刻変更が必要になった場合、入力手段から変更を行う時間値を入力し、入力された時間値の分だけ計時手段の時刻を変更し子時計に向け一斉送信する制御を行う。 - 特許庁

A scan control circuit 3 transmits a plurality of scan signal inputs 1 at the timings varied by a delay circuit 20 on the basis of the timing of an output control input 2 and a plurality of level shift circuits 7 perform a plurality of high-voltage level shifts by receiving the plurality of the level shift inputs from the scan control circuit and output drive signals.例文帳に追加

スキャン制御回路３が、出力コントロール入力２のタイミングを基準にして複数のスキャン信号入力１を遅延回路２０により異なったタイミングで伝達し、複数のレベルシフト回路７が、スキャン制御回路からの複数のレベルシフト入力を受けて複数の高圧レベルシフトを行い、ドライブ信号を出力する。 - 特許庁

In the special effects processing sections 3a and 3b, a set value of advance ratios which are to become the reference of timing for performing selective switching operation of an input image signal are preset as a processing pattern, and every time a specified value of advance ratio passes through the set value, a selection designating information is delivered to the composite switching control section 5.例文帳に追加

この特殊効果処理部３ａおよび３ｂでは、入力画像信号の選択切り換え動作を行うタイミングの基準となる進行比率の設定値が、処理パターンとしてあらかじめ設定され、進行比率の指定値がこの設定値を通過するたびに、合成切り換え制御部５に対して選択指示情報を送出する。 - 特許庁

While a CPU for main control of the game machine determines the variation contents of a special symbol variation game in advance at the timing of winning detection and outputs a prior determination command indicating the prior determination result to a CPU for general control, the CPU for the general control causes a RAM for the general control to store the value of the input prior determination command.例文帳に追加

主制御用ＣＰＵは、入賞検知のタイミングで特別図柄変動ゲームの変動内容を事前判定し、当該事前判定結果を示す事前判定コマンドを統括制御用ＣＰＵに出力する一方で、当該統括制御用ＣＰＵは、入力した事前判定コマンドの値を統括制御用ＲＡＭに記憶させるようになっている。 - 特許庁

The game machine is characterized in that when a request information image including information for requesting the generation of specified sound having a specified waveform pattern to a player is displayed at a display device at prescribed timing, and when determining that the specified waveform pattern is included in the waveform of input sound thereafter, a performance based on specified performance pattern data is executed.例文帳に追加

所定のタイミングで、特定の波形パターンを有する特定音の生成を遊技者に対して要求するための情報を含む要求情報画像を表示装置に表示し、その後の入力音の波形に特定の波形パターンが含まれると判断した場合、特定の演出パターンデータに基づく演出を実行することを特徴とする遊技機。 - 特許庁

To provide a solid-state imaging device that compares a reset signal of a VOB region with a ramp-wave reference signal (VREF), automatically sets a clamp enabling pulse timing period in 1H according to the comparison result of whether the reset signal is deviated from an input range of A-D conversion, and improves characteristics, particularly in a dark state such as the suppression of vertical stripes.例文帳に追加

ＶＯＢ領域のリセット信号とランプ波の参照信号（ＶＲＥＦ）とを比較し、リセット信号がＡＤ変換の入力レンジが外れたどうかの比較結果に応じて自動的に１Ｈ中のクランプイネーブルパルスタイミング期間を設定し、縦筋の抑制など、特に暗時における特性を改善させる固体撮像装置を提供すること。 - 特許庁

Differential value of the period of the predetermined number of cycles of an input clock signal from an expected value of the number of cycles of an output clock signal is calculated in each of a plurality of frames; timing correction is performed based on the differential value during the vertical blanking period of a next frame; and then the pixel data is read from the buffer to be output, in synchronization with an output clock signal.例文帳に追加

それぞれのフレームにおいて、入力クロック信号の所定のサイクル数の期間の出力クロック信号のサイクル数の期待値との差分値を算出し、次のフレームの垂直ブランキング期間に差分値にもとづいたタイミングの補正を行ってから、出力クロック信号に同期してバッファから画素データを読み出して出力する。 - 特許庁

According to the amount of predictive coding data in each channel, a DTS generator 17 generates decoding time stamp information showing the timing for reading compressed data in an input buffer 22a of a decoding side, and a formatting circuit 19 formats the predictive-coded data into a packet header with decoding time stamp information and a packet with user data containing the compressed data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

An inspection engine 30 receives a sequence program being an object to be inspected from a sequence program file 12, comment from a comment file 16, knowledge information for deciding the past number of hierarchies to be inspected from a knowledge information file 20, and time chart information indicating the timing of an input contact from a time chart information file 10.例文帳に追加

検証エンジン３０は、シーケンスプログラムファイル１２から検証の対象となるシーケンスプログラムを、コメントファイル１６からコメントを、知識情報ファイル２０から何階層遡って検証するかを決定するための知識情報を、タイムチャート情報ファイル１０から入力接点のタイミングを示すタイムチャート情報をそれぞれ入力する。 - 特許庁

A DTS(digital theafter system) generator 17 generates the decoding time stamp information showing the timing of reading a compressed data within a decoding- side input buffer according to the quantity of the predictively coded data for each channel, and a format formation circuit 19 formats it to a packet header including the decoding time stamp information and a packet having the user data including the compressed data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

More specifically, the PWM signal output by the PWM circuit 123 is switched to the enable condition with the NAND gates 125 to 128 with the timing of zero-cross of a sine wave reference signal Vsin (Vsin') and a detection terminal 114 of the error voltage Ver is simultaneously connected to the input terminal of an error-amplifying circuit 67 with an analog switch 57.例文帳に追加

具体的には、正弦波基準信号Ｖsin （Ｖsin ′）のゼロクロス位相のタイミングで、ＮＡＮＤゲート１２５〜１２８によりＰＷＭ回路１２３によるＰＷＭ信号出力をイネーブル状態に切り換えると同時に、アナログスイッチ５７により誤差増幅回路６７の入力端子に誤差電圧Ｖerの検出端子１１４を接続する。 - 特許庁

In torque phase control for controlling both engaging side oil pressure and releasing side oil pressure, a shift practice control means U4 is arranged for controlling so as to change the drain timing T1, T3 and a drain gradient δP of the releasing side oil pressure acting on a releasing side frictionally engaging element by the magnitude of input torque and a height of an oil temperature.例文帳に追加

係合側油圧及び解放側油圧を共に制御するトルク相制御において、入力トルクの大きさと油温の高低により、解放側の摩擦係合要素に作用する解放側油圧のドレーンタイミングＴ１、Ｔ３及びドレーン勾配δＰを変更するように制御する変速実行制御手段Ｕ４を設ける。 - 特許庁

The control part 13 controls the outputting timing of a diving signal outputted from the driver 11 through the TG 12 corresponding to the kind of the CCD based on the discrimination result of the part 10 and controls the input switching part and the output switching part of the part 17 and an output conversion part 18.例文帳に追加

前記制御部１３は、前記ＣＣＤ判別部１０の判別結果に基づき、ＣＣＤの種類に応じて前記ＴＧ１２を介し、前記ＣＣＤドライバ１１から出力される駆動信号の出力タイミングを制御すると共に、映像信号処理部１７の入力切換部及び出力切換部と、出力変換部１８とを制御する。 - 特許庁

The level shift circuit (3) is provided with a level shift circuit (4) for outputting a pair of input signals by respectively level-shifting to the binary signals having amplitude between the second positive power source voltage VDD2 and negative power source voltage, and a timing adjustment circuit (5) for adjusting the timings of level change of two signals respectively outputted from the level shift circuit (4).例文帳に追加

レベルシフト回路（３）は、一対の入力信号を第２正側電源電圧ＶＤＤ２と負側電源電圧との間の振幅を有する２値の信号にそれぞれレベルシフトさせて出力するレベルシフト回路部（４）と、レベルシフト回路部（４）からそれぞれ出力された２つの信号のレベル変化のタイミングを調整するタイミング調整回路部（５）とを備える。 - 特許庁

This device is provided with plural address counters and plural timing generating circuits, provided corresponding to each of plural memory banks, a data bus for read-out and a data bus for write-in provided commonly for plural memory banks, a data output buffer connected to the data bus for read-out, and a data input buffer connected to the data bus for write-in.例文帳に追加

複数のメモリバンクのそれぞれに対応して設けられた複数のアドレスカウンタおよび複数のタイミング発生回路と、複数のメモリバンクに共通に設けられた読出し用データバスおよび書込み用データバスと、読出し用データバスに接続されたデータ出力バッファと、書込み用データバスに接続されたデータ入力バッファとを設ける。 - 特許庁

A decoding time stamp (DTS) creating unit 17 creates decoding time stamp information for indicating timing to read a compression data in an input buffer 22a of a decoding side, according to a prediction coding data amount for each channel, and a formatting circuit 19 formats it into a packet which has a packet header including the decoding time stamp information, and a user data including the compression data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

Idle circuits 108-1, 108-2, depending on an idle operation completion signal 113, control a data input state to the integrated circuit in an idle state of holding a previous value or the previous value being reversed, until a time point that the power supply voltage stabilization determination circuit detects a state that the power supply voltage is stabilized from a start time point of clock control timing.例文帳に追加

アイドル回路１０８−１、１０８−２は、アイドル動作完了信号１１３に基づいて、クロック制御タイミングの開始時点から電源電圧安定化判定回路が電源電圧が安定する状態を検出する時点まで、集積回路へのデータ入力状態を前値保持又は前値反転のアイドル状態に制御する。 - 特許庁

Thereby when an input data signal is shifted from low to high, a first source-follower 20 biased so that the convergence value of the output voltage becomes prescribed high voltage and a second source-follower 23 biased so that the convergence value becomes the same high voltage after one-clock period are used and these two source-follower parts 20, 23 are operated in suitable timing.例文帳に追加

そこで、入力データ信号がＬｏｗからＨｉへ遷移した際に、出力電圧の収束値が所定のＨｉ電圧となるようバイアスされた第１のソースフォロワ２０と、１クロック周期の後に同Ｈｉ電圧となるようバイアスされた第２のソースフォロワ２３とを用い、これら２つのソースフォロワ２０，２３を適切なタイミングで動作させる。 - 特許庁

A DTS generator 17 generates decoding time stamp information showing the read timing of compressed data in a decoding-side input buffer 22a according to the amount of predictively encoded data by channels, and a formatting circuit 19 formats the data into a packet which has a packet header including the decoding time stamp information and user data including the compressed data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

The flat panel display device, includes a timing controller for receiving the input of digital data, a data converter for converting the digital data so as to have a gray scale number varying according to the colors of the digital data, and a data drive circuit for driving pixel cells, by converting the digital data from the data converter into analog data.例文帳に追加

本発明に係る平板表示装置は、デジタルデータの入力を受けるタイミングコントローラーと、前記デジタルデータの色に応じて異なる階調数を有するように前記デジタルデータを変換するデータ変換器と、前記データ変換器からのデジタルデータをアナログデータに変換して画素セルを駆動するためのデータ駆動回路とを具備することを特徴とする。 - 特許庁

Composite data, obtained by adding correction data (extension coefficient G and dimming coefficient L) for correcting the video stream of MPEG2 data and timing data for synchronizing the correction data with the video stream, are added to the MPEG2 data as a private stream regulated by MPEG are inputted to a composite data input part 32 via a communication I/F 31.例文帳に追加

ＭＰＥＧ２データに対して、ＭＰＥＧ２データのビデオストリームを補正するための補正データ（伸張係数Ｇ、調光係数Ｌ）と、補正データをビデオストリームに同期させるためのタイミングデータとが、ＭＰＥＧで規定されたプライベートストリームとして付加された合成データを、合成データ入力部３２が通信Ｉ／Ｆ３１を介して入力する。 - 特許庁

A control section performs a process corresponding to the indication information stored and held in the RAM for the contents to be reproduced in designated timing (operation input reflection position t1) corresponding to the reproduction state of the contents, so that the contents can smoothly be reproduced without bringing discomfort even when various modifying processes are performed for the contents.例文帳に追加

制御部は、コンテンツの再生状況に応じた所定のタイミング（操作入力反映位置ｔ１）において、ＲＡＭに記憶保持している指示情報に応じた処理を、再生対象のコンテンツに対して施すようにし、コンテンツに対する種々の変更処理を行っても、スムーズで違和感のないコンテンツの再生を行うことができるようにする。 - 特許庁

A DTS (Digital Theater System) generator 17 generates decoding time stamp information showing timing for reading compressed data in an input buffer 22a at the decoding side according to a predictively encoded data quantity for each channel, and a formatting circuit 19 formats a packet having user data including a packet header with the decoding time stamp information included therein and the compressed data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

A storage section 120 stores site identification information received by an input section 110, a communication section 130 acquires information, at preset timing, from a site which the site identification information stored in the storage section 120 shows, and a display section 140 displays the information acquired by the communication section 130 as a part of a standby screen.例文帳に追加

入力部１１０が受け付けたサイト識別情報を記憶部１２０が記憶し、あらかじめ設定されたタイミングで、記憶部１２０に記憶されているサイト識別情報が示すサイトから、通信部１３０が情報を取得し、通信部１３０が取得した情報を、待ち受け画面の一部として表示部１４０が表示する。 - 特許庁

A DTS generation unit 17 generates decoding time stamp information for indicating timing for reading a compression data in an input buffer 22a of a decoding side in response to data amount of prediction coding for each channel, and a format circuit 19 makes a packet format which includes a packet header including the decoding time stamp information, and a user data including the compression data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

According to an amount of predictive coding data in each channel, a DTS generator 17 generates decoding time stamp information, showing the timing for reading compressed data in an input buffer 22a of a decoding side, and a formatting circuit 19 formats the predictive-coded data into a packet header with decoding time stamp information and a packet with user data containing the compressed data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

To realize high-speed signal processing using a plurality of pieces of data simultaneously by connecting a plurality of data memory cells in series, reading out retained data from the data memory cells simultaneously, and then performing a predetermined processing, and also realize a data processor which can perform a predetermined processing while scanning memory data sequentially at a timing of data input.例文帳に追加

複数のデータ記憶セルを直列接続し、同時に複数のデータ記憶セルから保持データを読み出して所定の処理を行うことで、複数のデータを同時に利用して高速な信号処理を実現でき、さらにデータの入力タイミングで順次記憶データをスキャンしつつ所定の処理を実行可能なデータ処理装置を実現する。 - 特許庁

According to an amount of predictive coding data in each channel, a DTS generator 17 generates decoding time stamp information showing the timing for reading compressed data in an input buffer 22a of a decoding side, and a formatting circuit 19 formats the predictive-coded data into a packet header with decoding time stamp information and a packet with user data containing the compressed data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

The timing controller 32 controls the rotations of a rotary plate 38 and emission of excitation light from an excitation light source 43 based on the input of the detecting signals to implement the irradiation of a living body with white light from a lamp 33, the irradiation of the living body with the excitation light from the excitation light source 43, and the irradiation with the laser beams for PDT alternately.例文帳に追加

タイミングコントローラ３２はランプ３３からの白色光の生体への照射、励起用光源４３からの励起光の生体への照射、ＰＤＴ用レーザ光の照射が交互に行われるよう、検知信号の入力に基づいて、回転プレート３８の回転、及び励起用光源４３からの励起光の出射を制御する。 - 特許庁

The timing analysis system includes: a variation element input section for inputting a variation element to a variation element merge section; the variation element merge section for merging the variations of two variation elements into the variation of one variation element; and a statistical STA execution section for executing statistical STA using the merged variation element.例文帳に追加

本発明のタイミング解析システムは、ばらつき要素をばらつき要素マージ部に入力するばらつき要素入力部と、２種類のばらつき要素のばらつきを、１種類のばらつき要素のばらつきにマージするばらつき要素マージ部と、マージしたばらつき要素を使用して統計的ＳＴＡを実行する統計的ＳＴＡ実行部とを備える。 - 特許庁

According to the amount of predictive coding data in each channel, a DTS generator 17 generates decoding time stamp information, showing the timing for reading compressed data in an input buffer 22a of a decoding side, and a formatting circuit 19 formats it into a packet header with decoding time stamp information and a packet with user data containing the compressed data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

A data input part reads an original logical circuit 102 and timing restriction 101, a clock delay estimation part 113 estimates a clock delay in each module, a pass delay estimation part 112 estimates a pass delay between modules, and a boundary condition generation part 114 determines a boundary condition of each module on the basis of the clock delay and the pass delay.例文帳に追加

元となる論理回路１０２とタイミング制約１０１をデータ入力部１１で読み込み、クロック遅延推定部１１３でモジュール毎のクロック遅延を推定し、パス遅延推定部１１２でモジュール間のパス遅延を推定し、境界条件生成部１１４にてクロック遅延とパス遅延に基づき各モジュールの境界条件を決定する。 - 特許庁

In a control circuit of the electronic equipment, a digital signal of a digital audio interface standard is inputted from external audio equipment 30 through an input terminal, data located in a predetermined timing position in one frame of the digital signal are extracted, and the firmware or data stored in a flash memory 12 are rewritten based on the analysis result of the extracted data and the extracted data.例文帳に追加

電子機器の制御回路１において、外部のオーディオ機器３０からデジタルオーディオインターフェース規格のデジタル信号を入力端子より入力し、デジタル信号の１フレーム中の所定タイミング位置にあるデータを抽出し、抽出したデータを解析した結果と抽出データに基づいて、フラッシュメモリ１２に格納されたファームウェアまたはデータを書き換える。 - 特許庁

To provide an algorithm for providing the timing limit of a boundary part in a short time from an RTL description before executing logical synthesis in a logical synthesis execution procedure for performing conversion and optimization to a gate according to the boundary conditions and optimization conditions of an input/output interface set for each of units corresponding to the limit of a high-order hierarchy.例文帳に追加

上位階層の制約によって、各ユニット毎に設定された入出力インタフェースの境界条件及び最適化条件に従い、ゲートへの変換かつ最適化を行う論理合成実行手順において、論理合成を実行する前にＲＴＬ記述から境界部のタイミング制約を短時間で得るアルゴリズムを提供する。 - 特許庁