clock vectorとは 意味・読み方・使い方

The address of the final vector element in the clock cycle 1 is compared with the address of the head vector element of second vector data inputted in the following clock cycle 2, and a continuous area including the head vector element in which vector elements having the same address are continued is detected.例文帳に追加

クロックサイクル１の最後のベクトル要素のアドレスと、次のクロックサイクル２で入力された第２ベクトルデータの先頭のベクトル要素のアドレスとが比較され、先頭のベクトル要素を含み、同一のアドレスを持つベクトル要素が連続している連続領域が検出される。 - 特許庁

Of vector elements contained in a first continuous area that is an area including the final vector element of first vector data outputted in a clock cycle 2 in which vector elements having the same address are continued, a one having the youngest element number is found and set as a heat element number.例文帳に追加

クロックサイクル１で出力された第１ベクトルデータの最後のベクトル要素を含み、同一のアドレスを持つベクトル要素が連続している領域である第１連続領域に含まれるベクトル要素のうち、要素番号が最若のものが見つけられ、先頭要素番号として設定される。 - 特許庁

Each scan vector of the multiple scan chain is inputted to a corresponding scan chain being related by a corresponding scan clock signal out of multiple scan clock signals SCK1-SCKN.例文帳に追加

しかし、多重スキャンクロック信号ＳＣＫ１〜ＳＣＫＮのうち対応するスキャンクロック信号により関係づけられて、多重スキャンチェーンの各スキャンベクトルは対応するスキャンチェーンに入力される。 - 特許庁

Pairs of one first clock signal and one second clock signal are provided, partial pulses are generated from properties of the first and second clock signals in a pair in accordance with a timing vector, and the pulse train is generated by the superimposition of partial pulses.例文帳に追加

第１のクロック信号および第２のクロック信号それぞれ１つずつからなる組を提供し、１つの組の第１のクロック信号および第２のクロック信号の特性からタイミングベクトルに従い部分パルスを形成し、パルス列を部分パルスの重畳によって形成する。 - 特許庁

A logic analyzer/vector sending control unit 4 supplies a sampling clock during concatenation of the switches between devices 9a and 9b, and a first emulation is conducted to store an output signal in a memory 2a.例文帳に追加

ロジックアナライザ／ベクタ送出制御部４は、デバイス間スイッチ９ａ，９ｂの連結時にサンプリングクロックを供給し、１回目のエミュレーションを行い、出力信号をメモリ２ａに格納させる。 - 特許庁

A phase rotation unit 169 rotates a two-dimensional vector composed of levels of I and Q signals by an angle θ on a complex plane, and makes a phase difference of a carrier component of a transmission signal and a clock signal to be 0.例文帳に追加

位相回転部１６９は、ＩおよびＱ信号のレベルからなる２次元のベクトルを複素平面上で角度θだけ回転させ、送信信号のキャリア成分とクロック信号との位相誤差を０にする。 - 特許庁

A digital signal processing means that uses a system clock whose frequency is four times as high as that of a color subcarrier performs vector synthesis of a color burst signal for continuous two horizontal periods.例文帳に追加

連続した２水平期間のカラーバースト信号のベクトル合成をカラーサブキャリアの４倍周波数のシステムクロックを用いたデジタル信号処理手段にて行う。 - 特許庁