シフトレジスタ系列の英語

コード信号発生回路４は、Ｍ系列符号発生ロジックのシフトレジスタ機能に複数個の初期値を与え、同一コード長で２種類以上の異なるＭ系列符号を生成し、これらを合成して多進の擬似ランダム符号（複合Ｍ系列符号）による変調信号（Ｉ，Ｑ）を出力する。例文帳に追加

A code signal generation circuit 4 applies a plurality of initial values to a shift register function of M-sequence code generation logic, generates two or more kinds of different M-sequence codes with the same code length, and synthesizes them to output modulation signals (I and Q) by a pseudo random code in a multiple notation system (compound M-sequence code). - 特許庁

シフトレジスタ４は、ロード信号９により、動作を開始し、イネーブル信号１０が入力される期間、パラレル信号８を、パラレル／シリアル変換用クロック７の１周期毎に時系列なシリアル信号１２に変換する。例文帳に追加

A shift register 4 starts its operation by the load signal 9 and converts the parallel signal 8 into a time-sequential serial signal 12 in each period of the clocks 7 during the input of the enable signal 10. - 特許庁

クロックに対応して時系列的に形成される選択信号を形成するシフトレジスタを備えた液晶ドライバに、第１回路と第２回路を設ける。例文帳に追加

The liquid crystal driver, equipped with a shift register which generates a selection signal generated in time series corresponding to a clock, is provided with a first circuit and a second circuit. - 特許庁

レジスタ６とシフトレジスタ７の接続は、入力データＤ_inの時系列順が入れ替えられるように設定されているので、メモリを用いずにブロックインターリーブを行うことができる。例文帳に追加

Since the connection between the register 6 and the shift register 7 is selected so that a time series sequence of the input data Din is replaced, block interleaving can be conducted without using a memory. - 特許庁

所定の生成多項式により定まるＭ系列符号を巡回シフトレジスタを用いてシリアルに出力するのと実質的に同等の処理をベクトル演算により行う。例文帳に追加

The spread code generating circuit conducts processing which is substantially equal to a processing that an M series code depending on a prescribed generation polynomial is outputted serially by using a cyclic shift register, by means of vector arithmetic operations. - 特許庁

ＰＲＢＳ（擬似ランダム符号系列）を生成しデータ信号とビット単位でＸＯＲ（排他的論理和）演算を行うエネルギー拡散回路において、入力されたデータ、パケット番号を基にシフトレジスタ部２０３のレジスタ値を算出するレジスタ値算出部を備える。例文帳に追加

The energy dispersal circuit which generates a pseudo random binary sequence (PRBS) and executes an exclusive-OR (XOR) operation with respect to a data signal, includes a register value calculator for calculating a register value of a shift register 203 on the basis of inputted data and a packet number. - 特許庁

１７符号化部１１は１１ビットのシフトレジスタに蓄えられた入力ビット系列のうち、上位２ビットの入力ビットに対して符号化テーブル１１１を参照して３ビットの固定長出力符号語を得ることができる。例文帳に追加

A 17 encoding unit 11 can obtain a 3-bit fixed length output coded word by referring to an encoded table 111 for the upper 2 bits of input bits out of an input bit series stored in a shift register of 11 bits. - 特許庁

数値制御発振器４０は、シフトレジスタ３６において時系列デジタルオーディオ信号が書き込まれている段数が所定段数よりも多いとき速いタイミングで時系列デジタルオーディオ信号を読み出し、所定段数よりも少ないとき遅いタイミングで時系列デジタルオーディオ信号を読み出すように制御部４２によって制御される。例文帳に追加

The numeric control oscillator 40 is controlled by a control section 42 to read out the time series digital audio signals at a quick timing if the number of writing stages of the time series digital audio signals in the shift register 36 is larger than a specified value otherwise read out the time series digital audio signals at a slow timing. - 特許庁