デプレションの英語

ワードラインデコーダは、不揮発性メモリ装置の駆動電圧が低くなりつつ発生する漏れ電流問題を防止するために、デプレショントランジスタのスレショルド電圧を下げた。例文帳に追加

A wordline decoder reduces threshold voltage of a depression transistor in order to prevent a leakage current problem that occurs while a drive voltage of the non-volatile memory device drops. - 特許庁

Ｎチャネル・デプレション型の起動用トランジスタＱ６を設け、そのドレインはトランジスタＱ３、Ｑ４のドレインと共に電源供給端子１ａに接続する。例文帳に追加

An n-channel depletion starting transistor Q6 is provided and its drain is connected to a power supply terminal 1a together with drains of transistors Q3 and Q4. - 特許庁

このバイアス回路は、基準電圧を昇圧するデプレションモードＦＥＴであるＦｄｂ１と、Ｆｄｂ１により昇圧された基準電圧に応じてバイアス電圧を発生させるエミッタフォロワ回路とを備える。例文帳に追加

This bias circuit includes an Fdb1 which is a depletion-mode FET for boosting the reference voltage and an emitter-follower circuit for generating the bias voltage in response to the reference voltage boosted by the Fdb1. - 特許庁

Ｆ１〜Ｆ３はデプレションモードＦＥＴ、Ｔｒ１〜Ｔｒ４はＨＢＴ、Ｒ１〜Ｒ６は抵抗、Ｖｃｂは電源端子、Ｖｅｎはイネーブル端子、Ｖｒｅｆはリファレンス電圧端子である。例文帳に追加

F1-F3 are depression-mode FETs, Tr1-Tr4 are HBTs, R1-R6 are resistors, Vcb is a power supply terminal, Ven is an enable terminal, and Vref is a reference voltage terminal. - 特許庁

ＲＦ信号増幅用トランジスタ１０６のドレイン側にデプレション形のスイッチ用トランジスタ１０５を挿入するとともに、スイッチ用トランジスタ１０５のしきい値電圧をＲＦ信号増幅用トランジスタ１０６より浅くする。例文帳に追加

A transistor 105 for a switch of a depletion type is inserted into the drain side of a transistor 106 for RF signal amplification, and the threshold voltage of the transistor 105 for a switch is made smaller than that of the transistor 106 for RF signal amplification. - 特許庁

バックコンバータ回路において、制御回路が完全にパワーアップされていない際に生じるおそれのある短絡による損傷を回避するとともに、費用効率の高いデプレションモードのIII族窒化物トランジスタを用いた回路を提供する。例文帳に追加

To provide a buck converter circuit that avoids damage due to short-circuit possibly arising while a control circuit is not fully powered up, and uses cost-effective depletion mode group III nitride transistors. - 特許庁

第２のノードＰ２と第３のノードＰ３の相互間に一定電圧Ｖｄｄより閾値電圧分以上低い電圧がゲートに供給されたデプレション型のＦＥＴ２を接続し、抵抗Ｒ７、Ｒ３、Ｒ６によりＦＥＴ２の電流通路の両端に制御信号ｆｃを導いている。例文帳に追加

A depression type FET 2 to which a voltage lower than the constant voltage Vdd by a threshold voltage or more is supplied to the gate is connected between the second node P2 and a third node P3, and the control signal fc is guided to both terminals of a current path of the FET2 by using resistors R7, R3, R6. - 特許庁

第１のノードＰ１と第２のノードＰ２の相互間にキャパシタＣ２により直流が遮断されたデプレション型のＦＥＴ１を接続し、このＦＥＴ１の電流通路の両端に抵抗Ｒ１を介して第１のノードからバイアス電圧としての一定電圧Ｖｄｄを供給している。例文帳に追加

A depression type FET 1 wherein a direct current is cut off by a capacitor C2 is connected between a first node P1 and a second node P2, and a constant voltage Vdd as a bias voltage is supplied from the first node through a resistor R1 to both terminals of the current path of the FET 1. - 特許庁