ドリフト形トランジスタの英語

高電圧トランジスタ領域及び低電圧トランジスタ領域と、前記高電圧トランジスタ領域に形成されたドリフト拡散領域と、前記低電圧トランジスタ領域に形成されたウェル領域と、を含み、前記ドリフト拡散領域と前記ウェル領域が同一の深さを有することを特徴とするＤＭＯＳ素子を構成する。例文帳に追加

This DMOS device includes: a high-voltage transistor region and a low-voltage transistor region; a drift diffused region formed in the high-voltage transistor region; and a well region formed in the low-voltage transistor region, wherein the drift diffused region and the well region have substantially the same depth. - 特許庁

温度変動や製造プロセスドリフトに依存することなく、トランジスタの２次または３次の非線形性をキャンセルする。例文帳に追加

To cancel second-order or third-order nonlinearity of a transistor, without depending on the temperature variation or on the manufacturing process drift. - 特許庁

絶縁ゲート型電界効果トランジスタ１１において、Ｎ形のドリフト領域に円形に露出したベース領域１４に、環状のソース領域１５を島状に形成する。例文帳に追加

Related to an insulated gate field effect transistor 11, an annular source region 15 is formed as an island in a base region 14 exposed in a circle in an n-type drift region. - 特許庁

この縦型ＭＩＳトランジスタ構造は、エピタキシャル層１１の表面１２からソース領域１５およびボディ領域１３を貫通してドリフト領域１４に達するソーストレンチ５が形成されている。例文帳に追加

In the vertical MIS transistor structure, a source trench 5 is formed in a manner to penetrate the surface 12 of the epitaxial layer 11, the source area 15 and the body area 13 to the drift area 14. - 特許庁

高耐圧ＭＯＳトランジスタを有する半導体装置、特に、ＳＯＩ基板を用いて、完全な誘電体分離と適切な厚みのドリフト領域を形成することにより、高耐圧のＭＯＳ型トランジスタを有する半導体装置をより簡便かつ低コストに製造できる半導体装置の製造方法を提供する。例文帳に追加

To obtain a manufacturing method of a semiconductor device whereby a semiconductor device with a high breakdown strength MOS type transistor can be manufactured readily at a low cost, by forming a drift region of complete dielectric isolation and a proper thickness by using a semiconductor device with a high breakdown strength MOS transistor, especially an SOI board. - 特許庁

ＳＯＩ基板上に形成される高耐圧ＰｃｈＭＯＳトランジスタであって、Ｐ^＋ソース領域８、Ｎ型ボディ領域４およびＮ^＋ボディ・コンタクト拡散領域１０を、Ｐ^＋ドレイン領域９およびＰ型ドリフト領域５で包囲している。例文帳に追加

In the high voltage resistant p-channel MOS transistor formed on an SOI substrate, p^+-source regions 8, an n-type body region 4, and an n^+-body/contact diffusion region 10 are surrounded by a p^+-drain region 9 and a p-type drift region 5. - 特許庁

ゲート幅方向端部Ｅを取り囲むフィールド酸化膜コーナー部１９近傍の活性領域１４に形成された、高濃度Ｎ型ドリフト層５の部分で絶縁破壊することにより、ＤＭＯＳトランジスタのソース・ドレイン間絶縁破壊電圧ＢＶＤＳが低下することを防止する。例文帳に追加

To prevent a dielectric breakdown voltage BVDS between a source and a drain of a DMOS transistor from being lowered owing to occurrence of dielectric breakdown in a part of a high-concentration N-type drift layer 5 formed in an active region 14 in the vicinity of a field oxide film corner part 19 surrounding an end E in a gate width direction. - 特許庁