ビットごとの演算の英語

グラフィックス操作では操作元と操作対象のピクセルが与えられると、ピクセルの対応する各ビットがビットごとに演算されて、結果が得られる。例文帳に追加

In graphics operations, given a source and destination pixel, the result is computed bitwise on corresponding bits of the pixels. - XFree86

相関処理では、１対のマスク用２進ワードを使用して、ビットごとのＡＮＤ演算を実行することにより、ＸＮＯＲ演算の結果から得られる２進ワード内の特定の種類のビットの数が数えられる。例文帳に追加

At the correlation processing, the number of a specified kind of a bit in a binary word obtained from the result of the XNOR operation is counted by performing AND operation on every bit using a pair of binary words for mask. - 特許庁

演算ごとにビット数を逐一指定しなくても従来の動作合成で発生していた記憶素子や演算器のビット数の冗長な部分を削減することができると共に、最適な論理回路を設計し得るようにする。例文帳に追加

To reduce a redundant part of the numbers of bits in storage elements and computing units that is produced in conventional behavioral synthesis, without designating the number of bits for every operation, and to design an optimal logic circuit. - 特許庁

複数桁の数値演算を行う演算装置１は、２つの数値データを下位桁側から１６ビットごとに分担して加算する演算処理部３ａ，３ｂを備える。例文帳に追加

An arithmetic unit 1 for numerical operation of the plurality of digits includes operation processing sections 3a, 3b for adding two numerical data in 16 bits each from the lower digit side in a shared manner. - 特許庁

多倍長演算回路は、多倍長データを複数ビットの処理単位毎にリードアクセスし、リードデータを部分演算し、部分演算結果をライトアクセスすると共に次の部分演算に必要な演算情報を当該次の部分演算に引き渡す処理を繰り返して、多倍長データの演算を行う。例文帳に追加

The multiple-length arithmetic circuit performs read access of the multiple- length data in each processing unit of a plurality of bits, performs a partial operation of read data, performs write access of partial operation results, also repeats processing for transferring operation information necessary to the next partial operation to the next partial operation and operates the multiple-length data. - 特許庁

複数のプロセッサエレメント１０４ごとに演算処理のビット数が相互に相違する複数種類の演算器１１５，１１６を形成することにより、各種のビット数で外部入力される一連の処理データを多数ビットと少数ビットとに配分してプロセッサエレメント１０４ごとに演算器１１５，１１６で並列処理する。例文帳に追加

By forming a plurality of kinds of computing elements 115 and 116 in which the bit number of the operation is different from each other for each of the plurality of processor elements 104, a series of processing data externally input with various bit numbers are divided into the majority bit and the minority bit, and processed parallel for every processor element 104 by the computing elements 115 and 116. - 特許庁

入力分岐部１０２は１８ビットの入力値ＸＤｎを下位、中位、上位６ビット毎に分岐して、それぞれの桁を演算するＡＬＵを有する３個の演算ブロックを含む。例文帳に追加

An input branch part 102 includes three arithmetic blocks having ALU (arithmetic and logic unit) operating respective digits by branching 18 bit input value XDn into a low order, an intermediate order, and a high order for every 6 bit. - 特許庁

軟判定復号する場合には、冗長ビットの下位ｍビットの２^m 状態を表すトレリス線図に基づいて上位ｎビットの２^n 個の状態毎にブランチメトリック及びパスメトリックの演算を行って、演算を簡略化する。例文帳に追加

In executing soft decision decoding, on the basis of a trellis diagram, representing a 2^m state of m bits in a lower order of redundancy bits, arithmetic operation of branch metric or path metric is performed for each of 2^n states of upper n bits, thereby simplifying the calculation. - 特許庁