ビットスライスのの英語

作用は、第１のビットストリームからの第１の入力ビットスライスと第２のビットストリングからの第２の入力ビットスライスとに基づく。例文帳に追加

An action is determined based on a first input bit slice from a first bit string, and a second input bit slice from a second bit string. - 特許庁

ビットスライスプロセッサは,通常,1,2,4,または8ビットの論理演算装置（ALU）と制御ラインで成り立っている．例文帳に追加

Bit slice processors usually consist of an ALU of 1, 2, 4 or 8 bits and control lines.発音を聞く  - コンピューター用語辞典

ビットスライス構成で実施可能なＬＡＮ用スイッチングハブ装置に使用可能なスイッチング装置を提供する。例文帳に追加

To provide a switching device which is executable in bit slice configuration and usable for a switching hub device for local area network(LAN). - 特許庁

積和演算部は、ビットスライス入力をＲＯＭテーブルの検索に用い検索結果としてビットスライス単位の積和演算の部分和を得、これを加算することになるので、基本的に２ビットの加算で積和が行われる。例文帳に追加

A product sum operation part uses respective bit slices for the retrieval of a ROM table, obtains the partial sum of product sum operation in each bit slice as a retrieved result and adds respective partial sums, so that the sum of products can be executed basically by the addition of two bits. - 特許庁

プログラム命令は関連するマスク値を有するプログラム命令のブロック内で圧縮され、マスク内のビット値はプログラム命令のブロック内の対応するビットスライスがデフォルトビット値により表現されるかあるいはビットスライス指定子により別々に指定されるかを示す。例文帳に追加

The program instructions are compressed in blocks of program instructions with an associated mask value where the bit values within the mask indicate whether corresponding bit slices within the blocks of program instructions are to be represented by a default bit value or a separately specified by bit slice specifier values. - 特許庁

また、磁気ディスク装置において、リードインヒビットスライス及び／又はライトインヒビットスライスは、再生時に誤りを生じる確率が所定のしきい値以下となることが保証される再生動作を行うヘッドの半径方向の移動領域が規定の範囲を満たすように、設定される磁気ディスク装置。例文帳に追加

Also, in the magnetic disk device, read-inhibit-slice and/or write-inhibit- slice are set so that a movement region in the direction of a radius of a head performing reproduction operation in which probability causing an error at the time of reproduction is made the prescribed threshold value or less satisfies the prescribed range. - 特許庁

ＬＡＮの共通メモリ７２０と送受信制御部７１１〜７１４間に配置されるスイッチング装置１００は、ビットスライスされた受信データバス１５１〜１５４に対応して設けられた複数の受信データバス制御回路１０１〜１０４と、ビットスライスされた送信データバス１５４〜１５８に対応して設けられた複数の送信データバス制御回路１０５〜１０８とを備える。例文帳に追加

A switching device 100, arranged between the common memory of the LAN and a transmission/reception control part, is provided with reception data bus control circuits 101-104 provided corresponding to bit sliced reception data buses 151-153, and plural transmission data bus control circuits 105-108 provided corresponding to bit sliced transmission data buses 154-158. - 特許庁

内周側イレーズバンドが外周側イレーズバンドよりも大きい個所では、外周側隣接トラックが自己トラックを消去しにくくするために、内周側へのオフセットに対するライトインヒビットスライス値を外周側へのオフセットに対するライトインヒビットスライス値よりも小さくする。例文帳に追加

As an outer periphery side adjacent track makes a self track hard to erase at a spot at which an inner periphery side erase-band is larger than an outer periphery side erase-band, a write-inhibit-slice vale for offset to an inner periphery side is made smaller than a write-inhibit-slice value for offset to an outer periphery side. - 特許庁