基板バイアス効果の英語

電圧信号出力回路が中間電圧を選択して出力するときトランジスタの基板バイアス効果を無くしオン抵抗を低減する。例文帳に追加

To provide a technology of eliminating a substrate bias effect of transistors and decreasing an ON-resistance when a voltage signal output circuit selects a medium voltage and outputting the selected voltage. - 特許庁

基板バイアス効果を利用して、トランジスタＮ１，Ｎ２のそれぞれを流れる電流をバランスさせるように、負帰還制御を行う。例文帳に追加

The comparator applies negative feedback control to the output of the TR P3 so as to balance currents respectively flowing through the TRs N1, N2 by utilizing the base bias effect. - 特許庁

基板バイアスの安定化を図ると共に、電子シャッタの効果をも充分に発揮することができる固体撮像装置を提供する。例文帳に追加

To provide a solid-state imaging apparatus stabilizing substrate bias, and sufficiently exhibiting even an effect of an electronic shutter. - 特許庁

基板バイアス電圧を印加することなく、正確且つ確実な低温動作を実現する構成を有する電界効果トランジスタを提供する。例文帳に追加

To provide a field-effect transistor having a structure that realizes sure and secure low-temperature operation without applying a substrate bias voltage. - 特許庁

記憶部１１４の電位Ｖｍが確定する際には、電位確定用電流Ｉａに戻っているので、ソース線３０９ａに生じる基板バイアス効果による電圧降下は、電位確定用電流Ｉａによる分だけであり基板バイアス効果の影響を低減しシェーディング増加を防止する。例文帳に追加

When determining the potential Vm in the memory 114, the potential decision current Ia is recovered, so that a voltage drop due to substrate bias effects incurred in a source line 309a just corresponds to the potential decision current Ia, thereby reducing effects of substrate bias effects and preventing shading increase. - 特許庁

それにより、変えられたＤＣバイアスが、基板２２の一部分に対するプラズマの効果を、基板の別の部分に対するプラズマの効果に関して変える。例文帳に追加

The varied DC bias thereby varies the effect of plasma on one portion of the substrate 22 relative to the effect of plasma on another portion of the substrate. - 特許庁

基板浮遊効果による寄生バイポーラ、および支持基板バイアスによるしきい値電圧の変動を防止しつつ、寄生容量の低減を可能とするＳＯＩ基板を用いた半導体装置の構造およびその製造方法の提供。例文帳に追加

To provide a structure of a semiconductor device by using a SOI substrate whose parasitic capacitance is reduced while a fluctuation of parasitic bipolar by a substrate floating effect and a threshold voltage by a support substrate bias is prevented and to provide a manufacturing method of the structure. - 特許庁

Ｐ型半導体基板において、低コストの半導体製造プロセスを用いて、基板バイアス効果の影響が少なく、昇圧効率の良い昇圧回路を提供する。例文帳に追加

To provide a boosting circuit for a P-type semiconductor substrate which is manufactured by a low-cost semiconductor manufacturing process, is subjected to less substrate bias effect, and has high boosting efficiency. - 特許庁