映像処理プロセッサの英語

プロセッサ装置１２の映像信号処理回路１７から直流電圧分離回路２９、接続ケーブル２８を介して映像信号を出力する。例文帳に追加

Video signals are outputted from the video signal processing circuit 17 of a processor device 12 to a DC voltage separation circuit 29 and a connection cable 28. - 特許庁

ＣＣＤ１１の出力信号をデジタル映像処理する電子スコープ１０がケーブルを介してプロセッサ装置１８に接続されており、このプロセッサ装置１８では、映像ラッチ回路２０により上記電子スコープ１０から出力されたデジタル映像信号をラッチする。例文帳に追加

An electronic endoscope 10 for subjecting the output signal of a CCD 11 to digital image processing is connected to a processor 18 through a cable and the digital image signal outputted from the electronic endoscope 10 is latched by an image latching circuit 20 in the processor 18. - 特許庁

メモリカードコントローラ１１０は、メモリカードマイクロプロセッサ１１２、データバッファ１１８および映像音声データ処理装置を含む。例文帳に追加

The memory card controller 110 includes a memory card microprocessor 112, a data buffer 118 and a video/audio data processor. - 特許庁

内視鏡プロセッサ２０は第２の映像信号処理回路２２ｂ、メモリ２３、およびマスク輝度生成回路２７を有する。例文帳に追加

An endoscope processor 20 includes: a second video signal processing circuit 22b; a memory 23; and a mask luminance generating circuit 27. - 特許庁

映像の実質的な品位を低下させることなく、プロセッサに与える負荷を軽減することが可能な画像処理装置を提供する。例文帳に追加

To provide an image processing device capable of alleviating a load on a processor without deteriorating an actual quality level of a video image. - 特許庁

映像信号処理回路（2）は、同期信号から映像期間および非映像期間を認識し、映像期間に映像データを出力し且つプロセッサからの処理命令に対応する制御データを画素クロック信号に同期するタイミングで非映像期間に出力する。例文帳に追加

A video signal processing circuit (2) recognizes video periods and non-video periods from the synchronizing signals and outputs video data in the video periods and outputs control data corresponding to the processing instruction from the processor, in non-video periods at timing synchronized with the pixel clock signal. - 特許庁

映像信号処理回路２４において検出された画像信号に対し所定の処理を行い、映像信号としてプロセッサ２０からモニタ等の周辺装置へ出力する。例文帳に追加

The detected image signals are processed according to a prescribed procedure by an image signal processing circuit 24 and outputted as image signals from the processor 20 to peripheral equipment such as a monitor, etc. - 特許庁

映像処理を行うＣＰＵ１１、及びネットワーク処理を行うネットワークプロセッサ３１がそれぞれＰＣＩバス１０を共有して、映像データ（ＭＰＥＧ２データ）をＰＣＩバス１０経由でワイヤレスＬＡＮ３６に送出する。例文帳に追加

A CPU 11 for image processing and a network processor 31 for network processing share a PCI bus 10 to send image data (MPEG2 data) respectively via the PCI bus 10 to a wireless LAN 36. - 特許庁