積分電荷制御の英語

制御部６は、読出用スイッチＳＷ_１を接続状態とすることによりフォトダイオードＰＤの電荷を積分回路Ｓ_ｎに出力させたのち、読出用スイッチＳＷ_１を非接続状態とする。例文帳に追加

A control section 6 outputs a charge of a photodiode PD to an integration circuit S_n by setting a reading switch SW_1 to a connection state, and sets the reading switch SW_1 to a non-connection state. - 特許庁

信号電荷積分時における暗電流のフォトダイオードへの流入を大幅に低減して、暗電流に起因する画像劣化を改善し得る構成の固体撮像装置及びその制御方法。例文帳に追加

To provide a solid-state imaging device having such a configuration as to improve the impairment of images resulting from a dark current by remarkably reducing the indraft amount of the dark current at the time of the integration of signal charges, and to provide its control method. - 特許庁

つまり、制御部８０は、トリガ用受光部２０で発生した電荷を蓄積するための容量値を、入射光の有無の検知可否にしたがって異ならせ、トリガ用ＰＤに対する積分回路６２の感度を切り替えることにより、トリガ用ＰＤを好適に活用することができる。例文帳に追加

Namely, the control unit 80 makes the capacity value for accumulating electric charges generated by a photodetection unit 20 for triggering different according to whether there is incident light, and switches the sensitivity of the integrating circuit 62 to a PD for triggering to suitably use the PD for triggering. - 特許庁

信号処理装置３は、第１積分回路１０，比較回路２０，電荷注入回路３０，容量値制御部４０，保持回路５０，計数回路６０，増幅回路７０，ＡＤ変換回路８０，基準値生成回路９０，電圧源１００，第２積分回路１１０およびタイミング指示信号生成回路１２０を含む。例文帳に追加

The signal processor 3 includes a first integration circuit 10, a comparison circuit 20, an electric charge injection circuit 30, a capacitance value control section 40, a holding circuit 50, a counting circuit 60, an amplifying circuit 70, an AD conversion circuit 80, a reference value generating circuit 90, a voltage source 100, a second integration circuit 110, and a timing command signal generating circuit 120. - 特許庁

駆動回路１の充放電制御ロジック１２０は、充電電荷積分器７０により充電スイッチＳＷ１のオン時にバッテリ１２から直列回路２０に供給される充電電流を直列回路２０側で検出して積分することで、充電スイッチＳＷ１のオン期間におけるピエゾアクチュエータＰの充電エネルギーを推定する。例文帳に追加

A charging/discharging control logic 120 of the driving circuit 1 estimates the charging energy of the piezo-actuator (P) when a charging switch (SW1) is turned on, by using a potential charged integrator 70 to detect and integrate a charging current supplied from a battery 12 to a series circuit 20, at the series circuit 20 side while the charging switch (SW1) is turned on. - 特許庁

イメージング装置の個々のフォトサイト１０に、少なくともフォトダイオード２０、そのダイオード２０に接続された積分増幅器２２、その増幅器２２を介したダイオード２０からの電荷移動を制御するためダイオード２０に随時接続されるリセットコンデンサ２４、並びに増幅器２２より下流にあるＣＤＳ（相関二重サンプリング）コンデンサ３０を設ける。例文帳に追加

Each of photo sites 10 of an imaging apparatus comprises at least a photodiode 20, an integrating amplifier 22 connected to the photodiode 20, a reset capacitor 24 connected to the diode 20, as occasion demands, for controlling charge move from the diode 20 via the amplifier 22, and a CDS (correlated double sampling) capacitor 30 located at a downstream side of the amplifier 22. - 特許庁