3-d lineとは 意味・読み方・使い方

This device is provided with a liquid crystal panel 1, a D/A conversion part 2, a video amplifier 3, a common electrode/Cs line drive circuit 4 and a timing controller 5.例文帳に追加

本発明の液晶表示装置は、液晶パネル１と、D/A変換部２と、ビデオアンプ３と、コモン電極／Ｃs線駆動回路４と、タイミングコントローラ５とを備える。 - 特許庁

The operation of a line memory 2 for a video, a D/A converter 3 and an A/D converter 81 is controlled based on the modulated read clock RCK.例文帳に追加

変調された読み出しクロックＲＣＫに基づいて映像用ラインメモリ２、Ｄ／Ａコンバータ３およびＡ／Ｄコンバータ８１の動作が制御される。 - 特許庁

A drain D and a source S of the FET 3 are connected to a node ND1 and a node ND2 on a power-supply line B.例文帳に追加

ＦＥＴ３のドレインＤ及びソースＳは、電源ラインＢ上のノードＮＤ１及びＮＤ２に接続される。 - 特許庁

The ratio of 1/2 of a difference between the flat line length L and the diameter D of HTH to a straight line clearance distance P between adjacent HTHs 2 and 2 along the direction of about the extension of the flat line 3, (L-D)/2P, is set at 0.025 to 0.50.例文帳に追加

また、平線３の略延長方向に沿った隣り合う植毛穴２，２同士の直線間隙距離Ｐに対する平線長さＬと植毛穴径Ｄとの差の１／２の比率（Ｌ−Ｄ）／２Ｐを０．０２５〜０．５０に設定する。 - 特許庁

The pressing direction in a 3/8 rotation position (a position indicated by a two-dot chain line) is an arrow C', and the carrying direction is an arrow D'.例文帳に追加

３／８回転位置（２点差線で示す位置）での押圧方向は矢印Ｃ´であり、搬送方向は矢印Ｄ´である。 - 特許庁

The metal 3 is held at equal distances d along the dielectric line 1, and the distance d may be changed to control the phase constant difference.例文帳に追加

また、金属体３を誘電体線路１に沿って等しい距離ｄを維持させ、この距離ｄを変化させることによって、位相定数差を制御することができる。 - 特許庁

The objective lens satisfies following conditions: Nd2-1≤Nd2-2≤...≤Nd2-n, wherein the refractive indexes of (d) line of negative lenses included in the corresponding cemented lenses of the second lens group are represented by Nd2-1, Nd2-2, Nd2-3, and Nd2-n in the order from the object.例文帳に追加

Nd2-1≦Nd2-2≦…≦Nd2-ｎただし、第２レンズ群中の各接合レンズに含まれる負レンズのｄ線の屈折率を物体からNd2-1、Nd2-2、Nd2-3…、Nd2-nとする。 - 特許庁

Then the FET 5 is mounted having the gate electrode G and drain electrode D across the second slot line 3, the drain electrode D and source electrode S across the third slot line 4, and the source electrode S and gate electrode G across the first slot line 2.例文帳に追加

そして、ゲート電極Ｇとドレイン電極Ｄとが第２スロット線路３を、ドレイン電極Ｄとソース電極Ｓとが第３スロット線路４を、ソース電極Ｓとゲート電極Ｇとが第１スロット線路２をそれぞれ挟むように、ＦＥＴ５を実装した。 - 特許庁