Phases and Stagesとは 意味・読み方・使い方

A plurality of stages of straightening plates 11 and 12 in regular polygon shape whose diameter gets smaller and smaller than the diameter of the inscribed circle of a polygon mirror part 10 in regular polygon shape are concentrically laminated so that their phases are alternately shifted on both end faces of the mirror part 10.例文帳に追加

正多角形状の多面鏡部１０の両端面に、この多面鏡部１０の内接円径よりも径がしだいに小さくなる複数段の多角形状の整流板１１，１２を、同心円状、かつ位相を交互にずらして積層する。 - 特許庁

Furthermore, a pair of complex signals of 528 MHz are frequency-divided into two stages to generate waveforms of 264 MHz with phases different at 45°, these waveforms are added with weighting currents to obtain digital sine waves of suppressed third-order and fifth-order higher harmonic waves.例文帳に追加

また、５２８ＭＨｚの複素信号対を２分周して４５度ずつ位相が異なる２６４ＭＨｚ波形を生成し、これらを重み付け電流加算して、３次と５次の高調波が抑圧されたデジタル正弦波を得る。 - 特許庁

In the IC card capable of switching phases (stages to be used), among an initialization phase, an issuing phase and an operation phase, restricts executable program modules or accessible data in each phase (use stage).例文帳に追加

初期化フェーズ、発行フェーズ、運用フェーズと、フェーズ（使用される段階）を切換えることが可能なＩＣカードにおいて、どのフェーズ（使用段階）で、どのプログラムモジュールが実行可能であるか、あるいは、どのデータがアクセス可能であるかを制限する。 - 特許庁

These may apply to one or more supply chain stages, processes, or activities, for the purpose of ensuring standardiz ed data collection and rep orting. The OFSR may specify more stringent data requirements for k ey upstream, gate-to-gate or downstream phases than those defined in the OEF guide.発音を聞く 例文帳に追加

データ収集・報告の標準化を確保するため、これらの要素を複数のサプライチェーン段階・プロセス・活動に適用できる。OFSRでは、上流、組織境界内（gat e-to-gate）、下流の各段階に対し、OEFガイドより厳格なデータ要件を規定してよい。 - 経済産業省

One ends of outputs of the unit inverters 11, 21, 31 are connected to each other, the output ends of the unit inverters 11-13, the unit inverters 21-23 and the unit inverters 31-33 are connected in series in a plurality of stages to form U-, V- and W-phases of a three-phase inverter.例文帳に追加

単位インバータ１１，２１，３１それぞれの出力の１端を互いに接続すると共に、単位インバータ１１〜１３、単位インバータ２１〜２３、単位インバータ３１〜３３それぞれの出力端を直列多段接続して三相インバータのＵ相、Ｖ相、Ｗ相を形成する。 - 特許庁

A storage part 22 of a server device 20 stores a list showing the sequence of establishment processing for successively establishing communication sessions between a plurality of communication terminals 10 by dividing the communication sessions into a plurality of stages(phases), and stores voice data showing sounds for each phase.例文帳に追加

サーバ装置２０の記憶部２２には、複数の通信端末１０間における通信セッションを複数の段階（フェーズ）に分けて順番に確立するための確立処理の順番を示すリストが記憶されているとともに、音を表す音データがフェーズ毎に記憶されている。 - 特許庁

This semiconductor integrated circuit has delay elements 21-26 for generating a plurality of delay clock signals (inCLK1-inCLK3) whose phases are different by delaying a basic clock signal (inCLK0) generated inside in multi-stages and a multiplexer 27 for successively selecting and outputting the basic clock signal (inCLK0) and one of those delay clock signals (inCLK1- inCLK3), incorporated therein.例文帳に追加

内部で発生される基本クロック信号（ｉｎＣＬＫ０）を多段に遅延し位相が異なる複数の遅延クロック信号（ｉｎＣＬＫ１〜ｉｎＣＬＫ３）を生成する遅延素子２１〜２６と、基本クロック信号（ｉｎＣＬＫ０）および複数の遅延クロック信号（ｉｎＣＬＫ１〜ｉｎＣＬＫ３）の中の一つを順々に選択し、出力するマルチプレクサ２７とが内蔵される。 - 特許庁

In a plurality of stages, rows of the touch sensor panel can be simultaneously stimulated using selected frequencies of various phases, and the plurality of mixers in the respective sense channels can be set to demodulate signals received from the columns connected to the respective sense channels using the selected frequencies.例文帳に追加

複数の段階の各々で、様々な位相の選択された周波数を用いてタッチセンサパネルの行を同時に刺激することができ、各感知チャンネル内の複数の混合器は、選択された周波数を用いて各感知チャンネルに接続した列から受信した信号を復調するように設定することができる。 - 特許庁