Sequential Circuitsとは 意味・読み方・使い方

The semiconductor integrated circuit comprises sequential circuits 1 to 3, combinational circuits 4, 5, a scan test circuit 6, a storage circuit 7, a BIST circuit 8, and a selection circuit 9.例文帳に追加

この発明は、順序回路１〜３と、組み合わせ回路４、５と、スキャンテスト回路６と、記憶回路７と、ＢＩＳＴ回路８と、選択回路９とを備えている。 - 特許庁

To enable a liquid crystal display device to cope with both of the display signals of a sequential scanning and an interlaced scanning and also to dissolve the generation of the connection defect of up-and-down scanning in the sequential scanning in a liquid crystal display device in which two blocks of row scanning electrode driving circuits are arranged.例文帳に追加

行走査電極駆動回路を２ブロック配置した液晶表示装置において、順次走査と飛び越し走査の双方の表示信号に対応することができるようにし、かつ順次走査における上下の連結欠陥の発生を解消する。 - 特許庁

Each of the plurality of PDP driving circuits includes a sequential operation facility, in which each PDP driving circuit operates at a mutually different timing and outputs the high-voltage pulse one by one, and a simultaneous operation facility, in which all of the plurality of PDP driving circuits operate at a same timing and output the high-voltage pulse all at once.例文帳に追加

複数のＰＤＰ駆動回路の各々が、互いに異なるタイミングで動作して高電圧パルスを順次出力する順次動作機能と、複数のＰＤＰ駆動回路の各々が全て同じタイミングで動作して高電圧パルスを一斉に出力する一斉動作機能とを有する。 - 特許庁

To reduce the amount of resource required for mounting and to maximize the amount of processing packet data per a unit time when the packet data is processed through a plurality of sequential packet processing circuits.例文帳に追加

パケットデータを複数のパケット処理回路を順次経由させることによって処理を行う際に、実装のために必要となるリソース量を削減するとともにパケットデータの単位時間当りの処理量を最大化する。 - 特許庁

Both early mode and late mode timings are included, both combinational and sequential circuits are handled, a static CMOS logic circuit in addition to a dynamic logic circuit family is made adaptable.例文帳に追加

早モードのタイミングと遅モードのタイミングが含まれ、組合せ回路と順序回路が扱われ、ダイナミック論理回路ファミリに加えて、スタティックＣＭＯＳ論理回路にも対応する。 - 特許庁

A structure analyzing means 104 analyzes the structure of a function description file 103, extracts a hardware macro, a combinational circuit, and a sequential circuit, and generates intermediate files for the respective circuits.例文帳に追加

構造解析手段１０４は、機能記述ファイル１０３を構造解析し、ハードマクロと組み合わせ回路と順序回路とを抽出し、各回路に対する中間ファイルを生成する。 - 特許庁

When the state N corresponding to one successive state BDD is included in the state set S (S13), the inspection result that the sequential circuits 1 and 2 are logically equivalent, is obtained (S14).例文帳に追加

この１つの次状態ＢＤＤに対応する状態Ｎが状態集合Ｓに含まれる場合に（Ｓ１３）、順序回路１と順序回路２は論理的に等価であるとの検証結果を得る（Ｓ１４）。 - 特許庁

Since the branch clocks CLK1-CLKm can be output directly at the scan diagnosis mode time, an operation failure caused by the clock quality decline can be discriminated from an operation failure caused by an abnormality of sequential circuits.例文帳に追加

スキャン診断モード時に、分岐クロックＣＬＫ１〜ＣＬＫｍを直接出力することができるので、クロック品質の低下に起因する動作不良と順序回路の異常に起因する動作不良とを区別できる。 - 特許庁