「Sequential Circuits」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

On the basis of the table, a node (critical path) in which setup delay may fail is extracted, and then a hold restriction contravention path is extracted by using the information of arrival delay from a start point between the sequential circuits and arrival delay from the end point of between the sequential circuits or path restriction delay-arrival delay (S12).例文帳に追加

このテーブルを基に、セットアップ遅延が破綻するノード（クリティカルパス）を抽出し、さらに、順序回路間の始点からの到達遅延と、前記終点からの到達遅延またはパス制約遅延−到達遅延の情報とを用いてホールド制約違反パスを抽出する(Ｓ１２)。 - 特許庁

The sequential scanning image signal captured in frame memories 1a, 1b is segmented in block regions by block region segmenting circuits 2a, 2b.例文帳に追加

フレームメモリ１ａ，１ｂに取り込まれた順次走査画像信号は、ブロック領域切り出し回路２ａ，２ｂによってブロック領域で切り出される。 - 特許庁

That is, n combined circuits are replaced with a shared combined circuit 700, and n sequential circuits are replaced with a multiplexing sequential circuit 1,210 constituted of a multiplexing circuit (displaced module 501) group, and n input pins and n output pins are replaced with a common I/F 1100.例文帳に追加

すなわち、ｎ個の組み合わせ回路が共有組み合わせ回路７００に置き換わっており、ｎ個の順序回路が多重化回路（置換モジュール５０１）群からなる多重化順序回路１２１０に置き換わっており、ｎ個の入力ピンおよびｎ個の出力ピンが共通Ｉ／Ｆ１１００に置き換わっている。 - 特許庁

Both early mode and late mode timings are included, both combinational and sequential circuits are handled, a static CMOS logic circuit in addition to a dynamic logic circuit family is made adaptable.例文帳に追加

早モードのタイミングと遅モードのタイミングが含まれ、組合せ回路と順序回路が扱われ、ダイナミック論理回路ファミリに加えて、スタティックＣＭＯＳ論理回路にも対応する。 - 特許庁

The selection circuit 9, at the time of the burn-in test, selects the burn-in test data written to the storage circuit 7 and distributes it into the sequential circuits 1 to 3.例文帳に追加

選択回路９は、バーンインテスト時に、記憶回路７に書き込まれているバーンインテスト用データを選択して順序回路１〜３に分配するようになっている。 - 特許庁

To enable a liquid crystal display device to cope with both of the display signals of a sequential scanning and an interlaced scanning and also to dissolve the generation of the connection defect of up-and-down scanning in the sequential scanning in a liquid crystal display device in which two blocks of row scanning electrode driving circuits are arranged.例文帳に追加

行走査電極駆動回路を２ブロック配置した液晶表示装置において、順次走査と飛び越し走査の双方の表示信号に対応することができるようにし、かつ順次走査における上下の連結欠陥の発生を解消する。 - 特許庁

A structure analyzing means 104 analyzes the structure of a function description file 103, extracts a hardware macro, a combinational circuit, and a sequential circuit, and generates intermediate files for the respective circuits.例文帳に追加

構造解析手段１０４は、機能記述ファイル１０３を構造解析し、ハードマクロと組み合わせ回路と順序回路とを抽出し、各回路に対する中間ファイルを生成する。 - 特許庁

The TRs of a polarity reverse from the polarity of TFTs 121 (-1 to -n) and 122 (-1 to -n) as sampling TRs are used for TFTs 125 (-1 to -n) and 126-1 (-1 to -n) as switching TRs of cascade connected sampling circuits in point sequential current sample hold circuits 1031 (-1 to -n).例文帳に追加

点順次電流サンプルホールド回路１０３１（−１〜−ｎ）において、カスコード接続を行っているサンプリング回路のスイッチングトランジスタとしてのＴＦＴ１２５（−１〜−ｎ），１２６−１（−１〜−ｎ）に、サンプリングトランジスタとしてのＴＦＴ１２１（−１〜−ｎ），１２２（−１〜−ｎ）と逆極性のトランジスタを用いる。 - 特許庁

Each of the plurality of PDP driving circuits includes a sequential operation facility, in which each PDP driving circuit operates at a mutually different timing and outputs the high-voltage pulse one by one, and a simultaneous operation facility, in which all of the plurality of PDP driving circuits operate at a same timing and output the high-voltage pulse all at once.例文帳に追加

複数のＰＤＰ駆動回路の各々が、互いに異なるタイミングで動作して高電圧パルスを順次出力する順次動作機能と、複数のＰＤＰ駆動回路の各々が全て同じタイミングで動作して高電圧パルスを一斉に出力する一斉動作機能とを有する。 - 特許庁

When the state N corresponding to one successive state BDD is included in the state set S (S13), the inspection result that the sequential circuits 1 and 2 are logically equivalent, is obtained (S14).例文帳に追加

この１つの次状態ＢＤＤに対応する状態Ｎが状態集合Ｓに含まれる場合に（Ｓ１３）、順序回路１と順序回路２は論理的に等価であるとの検証結果を得る（Ｓ１４）。 - 特許庁

To provide a field sequential system liquid crystal display wherein circuits for driving respective light emitting bodies of R, G and B and their designs are simplified and the desired white color can be displayed.例文帳に追加

ＲＧＢの各発光体を駆動する回路、およびその設計を簡略化し、かつ所望とする白色を表示することが可能なフィールドシーケンシャル型液晶ディスプレイを提供することを目的とする。 - 特許庁

Since the branch clocks CLK1-CLKm can be output directly at the scan diagnosis mode time, an operation failure caused by the clock quality decline can be discriminated from an operation failure caused by an abnormality of sequential circuits.例文帳に追加

スキャン診断モード時に、分岐クロックＣＬＫ１〜ＣＬＫｍを直接出力することができるので、クロック品質の低下に起因する動作不良と順序回路の異常に起因する動作不良とを区別できる。 - 特許庁

To reduce the amount of resource required for mounting and to maximize the amount of processing packet data per a unit time when the packet data is processed through a plurality of sequential packet processing circuits.例文帳に追加

パケットデータを複数のパケット処理回路を順次経由させることによって処理を行う際に、実装のために必要となるリソース量を削減するとともにパケットデータの単位時間当りの処理量を最大化する。 - 特許庁

Each clock control circuit 3 has variable phase circuits 30, 31 capable of inputting a 2nd clock signal, supplying a 3rd clock signal CLK3 to a sequential circuit and changing the phase of an I/O and a phase difference detection circuit 32 for detecting a phase difference between the 1st and 3rd clock signals and controlling the variable phase circuits 30, 31 so as to fix the phase difference.例文帳に追加

クロック制御回路は、第２のクロック信号を入力して第３のクロック信号（ＣＬＫ３）を順序回路に供給し、入出力の位相を可変可能な位相可変回路（３０，３１）と、第１のクロック信号に対する第３のクロック信号の位相差を検出しその位相差を一定とするように位相可変回路を制御する位相差検出回路（３２）とを有する。 - 特許庁

Namely, a combination circuit between sequential circuits is expressed by a DAG (directed acyclic graph), and for respective nodes expressing the combination circuit, a table is prepared (S11) to which the information of arrival delay from an end point of each path up to the combination circuit or path restriction delay-arrival delay is added.例文帳に追加

すなわち、順序回路間の組み合わせ回路をＤＡＧ(Directed Acyclic Graph)で表現し、組合せ回路を表す各ノードに対して、パス毎に終点からその組合せ回路までの到達遅延またはパス制約遅延−到達遅延の情報を付加したテーブルを作成する(Ｓ１１)。 - 特許庁