意味 | 例文 (36件) |
adder-subtracterとは 意味・読み方・使い方
追加できません
(登録数上限)
意味・対訳 加減算器
「adder-subtracter」の部分一致の例文検索結果
該当件数 : 36件
To efficiently operate an adder-subtracter.例文帳に追加
加減算器を効率良く動作させる。 - 特許庁
The correction data generating circuit 2 comprises a subtracter 11, an α multiplier 12 and an adder 13.例文帳に追加
補正データ生成回路2には、減算器11、α乗算器12、及び加算器13が設けられている。 - 特許庁
The line average concentration read from the FIFO type memory S3 receiving the read command is inputted to an adder-subtracter S9.例文帳に追加
読出し指令を受けたFIFO型メモリS3から読出されたライン平均濃度は、加減算器S9に入力される。 - 特許庁
In the three-input adder/subtracter 319, the new remainder Re is found by parallel performing the compound addition/subtraction of {R-(y+z)} with one time of carry propagation.例文帳に追加
このとき、3B=(B+2B)≦Rの比較において3入力比較器313を用い、(B+2B)の加算を行わずして比較を実現する。 - 特許庁
To reduce the circuit scale of the quotient/remainder discriminating part of retracting divider for high-order radix by determining a quotient by performing bit matching corresponding to the compared results of a three-input adder/subtracter, a three-input comparator and second and first comparators.例文帳に追加
商をkビットずつ求める基数2^k の引き戻し法除算器において、商・剰余判定部の回路規模を削減する。 - 特許庁
A dispersion coefficient detecting means is formed of a multiplier 13, an adder 14, registers 15, 16, a multiplier 17, the adder 18, the registers 19, 20, a multiplier 21 and a subtracter 22 to calculate a dispersion (dispersion coefficient).例文帳に追加
又、乗算器13、加算器14 、レジスタ15 、16 、乗算器17 、加算器18 、レジスタ19 、20、乗算器21、減算器22でばらつき係数検出手段を形成し、分散(ばらつき係数)を算出する。 - 特許庁
A subtracter 230 then calculates the difference between the output of the adder 250 and the quantized value of the output of the adder 250 to determine the quantization error, and a feedback computing section 240 filters the quantization error and outputs the result of the filtering to the adder 250.例文帳に追加
そして、減算器230が、加算器250の出力と、加算器250の出力の量子化値との差分を演算することにより、量子化誤差を求め、フィードバック演算部240が、量子化誤差をフィルタリングし、加算器250に出力する。 - 特許庁
-
履歴機能過去に調べた
単語を確認! -
語彙力診断診断回数が
増える! -
マイ単語帳便利な
学習機能付き! -
マイ例文帳文章で
単語を理解!
「adder-subtracter」の部分一致の例文検索結果
該当件数 : 36件
The m+1-th integration of the wave detection output is performed by the adder 21, and the first wave detection output integrated for m-times is read from the RAM 20 and subtracted from the output of the adder 21 by a subtracter 22.例文帳に追加
加算器21により検波出力のm+1回目の積算が行われると共に、加算器21およびレジスタ23によりm回分積算された最初の検波出力がRAM20から読み出され、減算器22により加算器21の出力から減算される。 - 特許庁
The inputs of the two latches 109 and 110 and the subtracter 116 and the adder 17 are connected through as selector 113, and the selector 113 is controlled according to the arithmetic result of the MAX instruction.例文帳に追加
2つのラッチ109,110と、減算器116および加算器117の入力はセレクタ113を介して接続し、セレクタ113はMAX命令の演算結果で制御される。 - 特許庁
A gradation correcting LUT 310 reads out the offset Vos1 corresponding to the gradation level based on the digital image signal Vi to output to an adder-subtracter circuit 320.例文帳に追加
階調補正用LUT310はディジタル画像信号Viに基づいて、階調レベルに対応するオフセット分Vos1を読み出し加減算回路320に出力する。 - 特許庁
The adder-subtracter circuit 340 adds the offset Vos2 to the digital image signal Vs1 according to the polarity shown by the polarity designating signal INV and outputs a digital image signal Vs2.例文帳に追加
加減算回路340はディジタル画像信号Vs1にオフセット分Vos2を極性指定信号INVが示す極性に応じて付加し、ディジタル画像信号Vs2を出力する。 - 特許庁
The adder-subtracter circuit 320 adds the offset Vos1 to the digital image signal Vi according to the polarity shown by the polarity designating signal INV and outputs a digital image signal Vs1.例文帳に追加
加減算回路320はディジタル画像信号Viにオフセット分Vos1を極性指定信号INVが示す極性に応じて付加し、ディジタル画像信号Vs1を出力する。 - 特許庁
A feedback path inputs a signal adding an output w_2n of the band pass filters for cut that is an output of a subtracter 24c, and the output of the direct input as mentioned above in the adder 25.例文帳に追加
フィードバックパスは、加算器25において、減算器24cの出力であるこのカット用バンドパスフィルタ1の出力w_2nと上述した直接入力の出力とを加算した信号を入力する。 - 特許庁
According to the magnitude of a signal corresponding to the amount of reflected light from the image-forming position, either the subtracter 12 or 15 or the adder 13 or 16 is selected.例文帳に追加
前記結像位置からの反射光量に応じた信号の大きさに基づいて前記減算器12又は15、加算器13又は16のいずれかを選択する。 - 特許庁
To provide a MOS differential amplifier circuit having a subtracter/ adder function, which has a good linearity over a wide input voltage range and is formed on the semiconductor integrated circuit.例文帳に追加
半導体集積回路上に形成される、広い入力電圧範囲に渡り線形な減算・加算機能を持つMOS差動増幅回路を提供する。 - 特許庁
|
意味 | 例文 (36件) |
|
ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。 |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
「adder-subtracter」のお隣キーワード |
weblioのその他のサービス
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |