| 意味 | 例文 (36件) |
adder-subtracterとは 意味・読み方・使い方
追加できません
(登録数上限)
単語を追加
意味・対訳 加減算器
「adder-subtracter」の部分一致の例文検索結果
該当件数 : 36件
To efficiently operate an adder-subtracter.例文帳に追加
加減算器を効率良く動作させる。 - 特許庁
The correction data generating circuit 2 comprises a subtracter 11, an α multiplier 12 and an adder 13.例文帳に追加
補正データ生成回路２には、減算器１１、α乗算器１２、及び加算器１３が設けられている。 - 特許庁
The line average concentration read from the FIFO type memory S3 receiving the read command is inputted to an adder-subtracter S9.例文帳に追加
読出し指令を受けたＦＩＦＯ型メモリＳ３から読出されたライン平均濃度は、加減算器Ｓ９に入力される。 - 特許庁
A subtracter 230 then calculates the difference between the output of the adder 250 and the quantized value of the output of the adder 250 to determine the quantization error, and a feedback computing section 240 filters the quantization error and outputs the result of the filtering to the adder 250.例文帳に追加
そして、減算器２３０が、加算器２５０の出力と、加算器２５０の出力の量子化値との差分を演算することにより、量子化誤差を求め、フィードバック演算部２４０が、量子化誤差をフィルタリングし、加算器２５０に出力する。 - 特許庁
A dispersion coefficient detecting means is formed of a multiplier 13, an adder 14, registers 15, 16, a multiplier 17, the adder 18, the registers 19, 20, a multiplier 21 and a subtracter 22 to calculate a dispersion (dispersion coefficient).例文帳に追加
又、乗算器１３、加算器１4 、レジスタ１5 、１6 、乗算器１7 、加算器１8 、レジスタ１9 、２０、乗算器２１、減算器２２でばらつき係数検出手段を形成し、分散（ばらつき係数）を算出する。 - 特許庁
To reduce the circuit scale of the quotient/remainder discriminating part of retracting divider for high-order radix by determining a quotient by performing bit matching corresponding to the compared results of a three-input adder/subtracter, a three-input comparator and second and first comparators.例文帳に追加
商をｋビットずつ求める基数２^k の引き戻し法除算器において、商・剰余判定部の回路規模を削減する。 - 特許庁
In the three-input adder/subtracter 319, the new remainder Re is found by parallel performing the compound addition/subtraction of {R-(y+z)} with one time of carry propagation.例文帳に追加
このとき、３Ｂ＝（Ｂ＋２Ｂ）≦Ｒの比較において３入力比較器３１３を用い、（Ｂ＋２Ｂ）の加算を行わずして比較を実現する。 - 特許庁
-
履歴機能
過去に調べた
単語を確認! -
語彙力診断
診断回数が
増える! -
マイ単語帳
便利な
学習機能付き! -
マイ例文帳
文章で
単語を理解! -
「adder-subtracter」の部分一致の例文検索結果
該当件数 : 36件
To provide a MOS differential amplifier circuit having a subtracter/ adder function, which has a good linearity over a wide input voltage range and is formed on the semiconductor integrated circuit.例文帳に追加
半導体集積回路上に形成される、広い入力電圧範囲に渡り線形な減算・加算機能を持つＭＯＳ差動増幅回路を提供する。 - 特許庁
According to the magnitude of a signal corresponding to the amount of reflected light from the image-forming position, either the subtracter 12 or 15 or the adder 13 or 16 is selected.例文帳に追加
前記結像位置からの反射光量に応じた信号の大きさに基づいて前記減算器１２又は１５、加算器１３又は１６のいずれかを選択する。 - 特許庁
To eliminate the bottleneck of performance owing to the low performance of division in an electronic computer low in the performance of a divider as compared to an adder/subtracter/multiplier.例文帳に追加
加減乗算器に比べて除算器の性能が低い電子計算機において、除算の性能が低いことによる性能のボトルネックを解消した電子計算機を提供する。 - 特許庁
A low order bit stored in registers R0 and X0 is added by an adder/subtracter ALU (arithmetic and logic unit), its result is stored in the register R0, and a carry is set in a C flag F1.例文帳に追加
レジスタＲ０，Ｘ０に格納された下位ビットが加減算器ＡＬＵで加算され、その結果がレジスタＲ０に格納され、桁上がりがＣフラグＦ１にセットされる。 - 特許庁
A gradation correcting LUT 310 reads out the offset Vos1 corresponding to the gradation level based on the digital image signal Vi to output to an adder-subtracter circuit 320.例文帳に追加
階調補正用ＬＵＴ３１０はディジタル画像信号Ｖｉに基づいて、階調レベルに対応するオフセット分Ｖｏｓ１を読み出し加減算回路３２０に出力する。 - 特許庁
The sinusoidal wave computing unit 32 is provided with operators such as an adder-subtracter and a multiplier and generates a sinusoidal wave by determining terms of a Taylor expansion of a sinusoidal function by arithmetic operation.例文帳に追加
正弦波演算部３２は、加減算器や乗算器などの演算器を有しており、テーラー展開された正弦関数の各項を算術演算することによって正弦波を生成する。 - 特許庁
The adder-subtracter circuit 320 adds the offset Vos1 to the digital image signal Vi according to the polarity shown by the polarity designating signal INV and outputs a digital image signal Vs1.例文帳に追加
加減算回路３２０はディジタル画像信号Ｖｉにオフセット分Ｖｏｓ１を極性指定信号ＩＮＶが示す極性に応じて付加し、ディジタル画像信号Ｖｓ１を出力する。 - 特許庁
The adder-subtracter circuit 340 adds the offset Vos2 to the digital image signal Vs1 according to the polarity shown by the polarity designating signal INV and outputs a digital image signal Vs2.例文帳に追加
加減算回路３４０はディジタル画像信号Ｖｓ１にオフセット分Ｖｏｓ２を極性指定信号ＩＮＶが示す極性に応じて付加し、ディジタル画像信号Ｖｓ２を出力する。 - 特許庁
|
| 意味 | 例文 (36件) |
|
|
ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。 |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
みんなの検索ランキング
-
1false
-
2take
-
3揃い
-
4go
-
5meet
-
6responsible
-
7feature
-
8saint-saens
-
9bilateral
-
10famous
閲覧履歴
 | 「adder-subtracter」のお隣キーワード |
weblioのその他のサービス
|
ログイン |
Weblio会員(無料)になると
|
