adder-subtracterとは 意味・読み方・使い方

To provide a MOS differential amplifier circuit having a subtracter/ adder function, which has a good linearity over a wide input voltage range and is formed on the semiconductor integrated circuit.例文帳に追加

半導体集積回路上に形成される、広い入力電圧範囲に渡り線形な減算・加算機能を持つＭＯＳ差動増幅回路を提供する。 - 特許庁

According to the magnitude of a signal corresponding to the amount of reflected light from the image-forming position, either the subtracter 12 or 15 or the adder 13 or 16 is selected.例文帳に追加

前記結像位置からの反射光量に応じた信号の大きさに基づいて前記減算器１２又は１５、加算器１３又は１６のいずれかを選択する。 - 特許庁

To eliminate the bottleneck of performance owing to the low performance of division in an electronic computer low in the performance of a divider as compared to an adder/subtracter/multiplier.例文帳に追加

加減乗算器に比べて除算器の性能が低い電子計算機において、除算の性能が低いことによる性能のボトルネックを解消した電子計算機を提供する。 - 特許庁

A low order bit stored in registers R0 and X0 is added by an adder/subtracter ALU (arithmetic and logic unit), its result is stored in the register R0, and a carry is set in a C flag F1.例文帳に追加

レジスタＲ０，Ｘ０に格納された下位ビットが加減算器ＡＬＵで加算され、その結果がレジスタＲ０に格納され、桁上がりがＣフラグＦ１にセットされる。 - 特許庁

A gradation correcting LUT 310 reads out the offset Vos1 corresponding to the gradation level based on the digital image signal Vi to output to an adder-subtracter circuit 320.例文帳に追加

階調補正用ＬＵＴ３１０はディジタル画像信号Ｖｉに基づいて、階調レベルに対応するオフセット分Ｖｏｓ１を読み出し加減算回路３２０に出力する。 - 特許庁

The sinusoidal wave computing unit 32 is provided with operators such as an adder-subtracter and a multiplier and generates a sinusoidal wave by determining terms of a Taylor expansion of a sinusoidal function by arithmetic operation.例文帳に追加

正弦波演算部３２は、加減算器や乗算器などの演算器を有しており、テーラー展開された正弦関数の各項を算術演算することによって正弦波を生成する。 - 特許庁

The adder-subtracter circuit 320 adds the offset Vos1 to the digital image signal Vi according to the polarity shown by the polarity designating signal INV and outputs a digital image signal Vs1.例文帳に追加

加減算回路３２０はディジタル画像信号Ｖｉにオフセット分Ｖｏｓ１を極性指定信号ＩＮＶが示す極性に応じて付加し、ディジタル画像信号Ｖｓ１を出力する。 - 特許庁

The adder-subtracter circuit 340 adds the offset Vos2 to the digital image signal Vs1 according to the polarity shown by the polarity designating signal INV and outputs a digital image signal Vs2.例文帳に追加

加減算回路３４０はディジタル画像信号Ｖｓ１にオフセット分Ｖｏｓ２を極性指定信号ＩＮＶが示す極性に応じて付加し、ディジタル画像信号Ｖｓ２を出力する。 - 特許庁