address predictionとは 意味・読み方・使い方

To provide a processor with cache way prediction using a branch target address and method thereof.例文帳に追加

ブランチ目的アドレスを利用してキャッシュウェイを予測するプロセッサ及びその方法を提供する。 - 特許庁

To provide a branch prediction device for quickly determining whether or not the prediction of a branch target address is correct and preventing the decline of the processing efficiency of a program.例文帳に追加

分岐先アドレスの予測が正しいか否かを迅速に判断して、プログラムの処理効率が低下しないようにした分岐予測装置を提供する。 - 特許庁

To provide a cache memory system and a control method for WAY prediction of a cache memory, which reduce failures of WAY prediction by WAY prediction not using address matching and is capable of preventing malfunction of the system.例文帳に追加

アドレスマッチングを用いないＷＡＹ予測により、ＷＡＹ予測の失敗を減らし、システムの誤動作を防ぐことができるキャッシュメモリシステム及びキャッシュメモリのＷＡＹ予測の制御方法を提供すること。 - 特許庁

A prediction value calculator 2 indicates a macroblock adjacent to a target macroblock to an address calculator 3 for each macroblock.例文帳に追加

マクロブロックごとに、予測値算出部２は、対象のマクロブロックの隣接マクロブロックをアドレス算出部３へ指示する。 - 特許庁

A prediction branch destination address detection flag 12 sends the instruction address which is currently executed as the return instruction address after the debugging process through a branch destination address selecting circuit 21 when the debug address comparator 13 detects a coincidence and the debug address detection flag 11 outputs a debug condition meeting signal.例文帳に追加

予測分岐先アドレス検出フラグ１２は、デバッグアドレス比較器１３で一致が検出され、かつデバッグアドレス検出フラグ１１によりデバッグ条件成立信号が出力された場合に、分岐先アドレス選択回路２１を介して現在実行中の命令アドレスをデバッグ処理後の復帰命令アドレスとして送出する。 - 特許庁

The processor compares to which of subtags detected by interpreting the branch target address by a way prediction part partial information of the branch target address predicted by a branch prediction part is matched in parallel with determination of an address to be fetched to the next processor cycle by a fetch part.例文帳に追加

フェッチ部が次のプロセッササイクルにフェッチするアドレスを決定するのと並行して、ブランチ予測部が予測したブランチ目的アドレスの一部情報が、ウェイ予測部がブランチ目的アドレスを解釈して検出したサブタグのうちいかなるものとマッチングされるかを比較するプロセッサである。 - 特許庁

The conversion part 12 is provided with an arithmetic part 21 for converting the first address into the second address, a prediction part 22 for calculating the predicted value, and an initialization part 23 for controlling the MMU 13.例文帳に追加

変換部１２は、第1のアドレスを第2のアドレスに変換する演算部２１、予測値を演算する予測部２２、およびＭＭＵ１３を制御する初期化部２３を有する。 - 特許庁

As long as the prediction does not fail, the output of the SEL1 is held through an SEL2 in a next address register 144.例文帳に追加

予測に失敗しない限りこのＳＥＬ１の出力はＳＥＬ２を介して次アドレス・レジスタ１４４に保持される。 - 特許庁