bit cellとは 意味・読み方・使い方

To reduce a memory cell area per bit.例文帳に追加

１ビットあたりのメモリセル面積を縮小する。 - 特許庁

cell loss process for constant bit rate traffic発音を聞く 例文帳に追加

固定ビット速度トラフィックにおけるセル損失過程 - コンピューター用語辞典

The memory cell is connected to the word-line and a bit-line.例文帳に追加

メモリセルは、ワード線とビット線とに接続される。 - 特許庁

MEMORY DEVICE HAVING BIT LINE EQUALIZER IN CELL ARRAY, AND METHOD FOR ARRANGING BIT LINE EQUALIZER IN CELL ARRAY例文帳に追加

セルアレイにビットライン均等化部を備えたメモリ装置及びビットライン均等化部をセルアレイに配置する方法 - 特許庁

The bit wires for respective memory cell arrays are connected to the bit wire of the other memory cell array by a connecting wire.例文帳に追加

各メモリセルアレイのビット線は、接続配線により他のメモリセルアレイのビット線に接続されている。 - 特許庁

To check a parity bit while no parity bit data line is provided between a cell buffer monitor and a cell buffer.例文帳に追加

セルバッファとの間にパリティビット用データ線を設けない状態でパリティビットのチェックを可能にする。 - 特許庁

The spare memory cell connects the pair of first bit lines of the memory cell to the pair of second bit lines of the flipped memory cell, and connects the pair of second bit lines of the memory cell to the pair of first bit lines of the flipped memory cell.例文帳に追加

予備メモリセルはメモリセルの第１ビットライン対をフリップされたメモリセルの第２ビットライン対に連結し、メモリセルの第２ビットライン対をフリップされたメモリセルの第１ビットライン対に連結するマルチポート半導体メモリ装置とした。 - 特許庁

The nonvolatile semiconductor memory includes a cell transistor, a cell bit line connected to the cell transistor, a pre-charge circuit leading to the cell bit line, a lead transistor, and a sense amplifier leading to a read bit line.例文帳に追加

不揮発性半導体メモリは、セルトランジスタと、セルトランジスタに接続されたセルビット線と、セルビット線につながるプリチャージ回路と、リードトランジスタと、リードビット線につながるセンスアンプと、を備える。 - 特許庁