bit-pairedとは 意味・読み方・使い方

A multi-bit dynamic comparator is disclosed which compares first and second word bits having a plurality of paired comparison bits.例文帳に追加

複数の比較ビット対を有する第１と第２のワードを比較するためのマルチビット動的コンパレータを開示する。 - 特許庁

First paired bit line BM/BM for reading a data out of an arbitrary memory cell in a memory cell train and second paired bit line BS/BS writing a data into another arbitrary memory cell in the memory cell train are formed at different layers with an inter-layer insulating film 32 in between.例文帳に追加

メモリセル列の任意のメモリセルよりデータを読み出す第１のビット線対ＢＭ，／ＢＭと、メモリセル列の他の任意のメモリセルにデータを書き込む第２のビット線対ＢＳ，／ＢＳとは、層間絶縁膜３２を介して、それぞれ異なる層に形成される。 - 特許庁

MOS transistors for a sense amplifier are alternately arranged in unit of two on a plurality of paired bit lines in its lengthwise direction.例文帳に追加

次に、複数のビットライン対上にセンスアンプ用ＭＯＳトランジスタをビットライン対の長さ方向に２個ずつまとめて交互に配置する。 - 特許庁

When a reverse rotation clock CLKX is "0", the paired signals to be outputted are made into "0" together by the redundant bit encoder 20; and when the reverse rotation clock CLKX is "1", the paired signals are outputted, while keeping the input signal, as it is.例文帳に追加

冗長ビットエンコーダ２０は反転クロックＣＬＫＸが“０”のときは出力するペア信号を共に“０”とし、反転クロックＣＬＫＸが“１”のときは入力信号のまま出力する。 - 特許庁

When a write control signal reports the end of a write cycle, the equalization signal starts precharge and equalization of the paired bit lines.例文帳に追加

書込み制御信号が書込みサイクルの終わりを知らせるときに、等化信号は、ビット・ライン対のプリチャージおよび等化を開始する。 - 特許庁

With two of the bit lines MBL11 to MBL6 paired, there are multiplexer circuits T1 to T12 to be selectively connected with a data bus pair of DB1 and DB2, and sense amplifiers AMP 1 and AMP 2 are connected to the data bus pair of DB1 and DB2 respectively.例文帳に追加

ビット線MBL1〜MBL6の２本を１組として、デ−タバス対DB1、DB2と選択的に接続させるマルチプレクサ回路T1〜T12があり、デ−タバス対DB1、DB2の夫々にはセンスアンプAMP1、AMP2が接続される。 - 特許庁

Then, groups of the respective SEG/COM combination terminals arranged on both sides of the SEG exclusive terminal group 11, respectively are paired and an operation instruction signals are transmitted from a bit area 22 in a register 21 to the pairs of the respective groups.例文帳に追加

そして、ＳＥＧ専用端子群１１の両側にそれぞれ配置された各ＳＥＧ／ＣＯＭ兼用端子のグループを対にし、各グループの対に対してレジスタ２１内のビット領域２２から動作指示信号を送る。 - 特許庁

First and second memory cells 1 and 2, which are arranged adjacent to each other in the direction of a paired bit line interconnection layer 15, have an asymmetrical layout in the same direction, and form a single memory cell group.例文帳に追加

ビット線対配線層１５に沿う方向に隣接して配置される第１，第２のメモリセル１，２がその方向に非対称のレイアウトを有しており、この第１，第２のメモリセル１，２で一つのメモリセル群を形成する。 - 特許庁