cascade levelとは 意味・読み方・使い方

A level shifter 60 and a charge pump circuit 70 are added to an initial unit frequency division circuit FD1 out of unit frequency division circuits FD1 to FDn which are cascade-connected to constitute the frequency division circuit 50.例文帳に追加

分周回路５０を構成する縦続接続された単位分周回路ＦＤ１〜ＦＤｎのうち、初段の単位分周回路ＦＤ１にレベルシフタ６０と、チャージポンプ回路７０を付加する。 - 特許庁

To solve the problem that noise characteristics are deteriorated when RC phase shifters cascade connected for multi-stages are used for an RF input and an LO injection level is lowered when the RC phase shifters are used for an LO input for realizing a broadband image rejection mixer apparatus.例文帳に追加

広帯域なイメージリジェクションミキサ装置を実現するために、多段に従属接続したＲＣ移相器をＲＦ入力に用いると雑音特性が劣化し、ＬＯ入力に用いるとＬＯ注入レベルが低下する。 - 特許庁

This internal-voltage generating circuit 110 includes a plurality of voltage generating units 111, 112 connected in cascade and has a feature that a relatively lower level voltage generating unit 112 among these voltage generating units is activated by the output of a relatively higher level voltage generating unit 111.例文帳に追加

本発明による内部電圧生成回路１１０は、従属接続された複数の電圧生成部１１１，１１２を備え、これらの電圧生成部のうち、相対的に下位の電圧生成部１１２は相対的に上位の電圧生成部１１１の出力によって活性化されることを特徴とする。 - 特許庁

When a shift register IC 300 on a prestage in cascade connection with a shift register IC 200 is left unmounted, a serial input terminal SI of the shift register IC 200 and a power source 600 is connected by connection means 500 to fix the potential of the serial input terminal SI of the shift register IC 200 at a high level.例文帳に追加

シフトレジスタＩＣ２００とカスケード接続される前段のシフトレジスタＩＣ３００が実装されない場合に、シフトレジスタＩＣ２００のシリアル入力端子ＳＩと電源６００間を接続手段５００により接続して、シフトレジスタＩＣ２００のシリアル入力端子ＳＩの電位をハイレベルに固定した。 - 特許庁

An output current from an FET1 is converted into voltage by a resistor R1 and the voltage is fed back to the gate terminals of the FET1 and an FET2 through a source follower circuit consisting of the level shift circuits of n cascade connection diodes D1 to Dn and an FET4 and an output current is extracted from the drain terminal of the FET2.例文帳に追加

ＦＥＴ１の出力電流を抵抗Ｒｌにより電圧変換し、その電圧をＦＥＴ３、ｎ個の縦続接続ダイオードＤ１〜Ｄｎのレベルシフト回路、およびＦＥＴ４からなるソースフォロア回路を介して、ＦＥＴ１およびＦＥＴ２のゲート端子にフィードバックし、ＦＥＴ２のドレイン端子から出力電流を取り出す。 - 特許庁

The A/D conversion circuit comprises a pulse delay circuit in which a cascade delay unit of a plurality of stages delay an input pulse in a delay time in response to a signal level of the light receiving signal, and uses a pulse delay type A/D conversion circuit for outputting the number of stages of the delay unit in which the input pulse passes during a measurement time period as A/D conversion data.例文帳に追加

Ａ／Ｄ変換回路としては、受光信号の信号レベルに応じた遅延時間で入力パルスを遅延させる遅延ユニットを複数段縦続接続してなるパルス遅延回路を備え、測定期間の間に入力パルスが通過する遅延ユニットの段数をＡ／Ｄ変換データとして出力するパルス遅延型Ａ／Ｄ変換回路を用いる。 - 特許庁