clock read-out controlとは 意味・読み方・使い方

The data control part 40 outputs a data signal DT2 read out from the synchronous SRAM 2 in synchronization with the leading phase clock signal CK to the processor 1 as a data signal DT1 in synchronization with the clock signal CK.例文帳に追加

データ制御部４０は、位相の進んだクロック信号ＣＫに同期して同期式ＳＲＡＭ２から読み出されたデータ信号ＤＴ２を、このクロック信号ＣＫに同期してデータ信号ＤＴ１としてプロセッサ１へ出力する。 - 特許庁

To obtain a FIFO memory control circuit in which disappearance of data caused by overwriting of data and double reading of the same data can be prevented by counting correctly the number of effective data in a memory when a period of a read-out clock is different from that of a write-in clock.例文帳に追加

読み出しクロックと書き込みクロックの周期が異なる場合に、メモリ内の有効データ数を正しく計数して、データの上書きによるデータ消失や同一データの２度読みを防止できるFIFOメモリ制御回路を得る。 - 特許庁

The cycle control part 52 performs a control such that the part reads out data output during the waiting cycle period and continuously output data read out, after finishing of the waiting cycle period in synchronization with the clock.例文帳に追加

サイクル制御部５２は、当該ウエイトサイクル期間の間に出力するデータを読み出して、当該ウエイトサイクル期間終了の後に読み出したデータをクロックに同期し連続して出力する制御を行う。 - 特許庁

Contents in the memories 3012 are read out according to read signals from a clock signal control circuit 3019 and input to optical modulators 3004 through OR circuits 3017.例文帳に追加

クロック信号制御回路３０１９からの読み出し信号に応じてメモリ３０１２の内容が読み出され、ＯＲ回路３０１７を経て光変調器３００４に入力される。 - 特許庁

To provide a FIFO (First In FIrst Out) memory control circuit for carrying out data transfer adequately between image processing systems with different source clocks, by preventing a change in specification of read-out and write-in clock frequencies, data erasure caused by overwrite in a wide range of clock frequencies or two time read-out, and making circuit appropriation possible easily.例文帳に追加

読み出しクロックと書き込みクロックの周波数の仕様変更、もしくは広いクロック周波数の範囲でデータの上書きによるデータの消失や同一データの２度読みを防止し、容易な回路流用を可能とし、ソースクロックの異なる画像処理システム間のデータ転送を良好に行なうＦＩＦＯメモリ制御回路を提供する。 - 特許庁

A write control regulation circuit 31 generates a write control signal so that writing video data in 1 port SRAMs 22, 23 is performed at a rate of once every four cycles of read-out clock.例文帳に追加

書き込み制御調整回路３１は、１ポートＳＲＡＭ２２および２３への映像データの書き込みが読み出しクロックの４サイクルに１回発生するように書き込み制御信号を生成する。 - 特許庁

This device has plural selectors connected to plural data lines through which data read out respectively from plural cell array blocks are transmitted, selecting operation of a selector is controlled by a selector control circuit based on a control clock so that read out data are selected by a selector in order of earliness of read-out timing from cell array blocks being respectively correspondent and outputted.例文帳に追加

複数のセルアレイブロックからそれぞれ読み出されたデータが伝送される複数のデータ線に接続された複数のセレクタを有し、読み出されたデータをそれぞれ対応するセルアレイブロックからの読み出しタイミングが速い順にセレクタで選択して出力するように、制御クロックに基いてセレクタの選択動作をセレクタ制御回路で制御する。 - 特許庁

Read-out operation or write-in operation of the memory cell MC can be performed with optimum timing in accordance with operation timing of an internal circuit without depending on a period of a clock signal by delaying operation of the column control circuit 3.例文帳に追加

列制御回路３の動作を遅らせることで、クロック信号の周期に依存することなく、内部回路の動作タイミングに応じた最適のタイミングでメモリセルMCの読み出し動作または書き込み動作を実行できる。 - 特許庁